安徽工程大学数字逻辑课程设计12时制电子钟

112 时制数字显示电子钟摘要：数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械转动装置等优点，因而得到了广泛的应用，例如人们日常生活中的电子手表，以及车站、码头、机场等公共场所的大型数显电子钟等。 。数字钟是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟由主体电路和扩展电路构成，分别完成数字钟的基本功能和扩展功能。主体电路由石英晶体振荡体，分频器，计数器，译码器，显示器和校时器等组成。关键词：振荡器，分频器，计数器，显示器，校时器2目录1引言42.方案论证与选择53.单元电路的设计和元器件的选择83.1 T 触发器的设计 83.2 十进制电路的设计93.3 六进制电路的设计123.4 六十进制电路的设计123.5 双六十进制电路的设计123.6 十二进制电路的设计133.7 时间计数电路的设计143.8 标志灯的设计143.9 主要元件选择144. 系统电路总图及原理15结论16致谢17参考文献18附录：系统电路原理图3引言数字电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养工程人员的素质和能力具有十分重要的作用.在电子信息类本科教学中,电子技术课程设计是一个重要的实践环节,它包括选择课题,电子电路设计,组装,调试和编写总结报告等实践内容.通过课程设计要实现以下两个目标:第一,让学生初步掌握电子线路的试验,设计方法.即学生根据设计要求和性能参数,查阅文献资料,收集,分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能指标;第二 ,课程设计为后续的毕业设计打好基础.毕业设计是系统的工程设计实践,而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用,从已学过的定性分析,定量计算的方法,逐步掌握工程设计的步骤和方法,了解科学实验的程序和实施方法,同时,课程设计报告的书写,为今后从事技术工作撰写科技报告和技术资料打下基础.。本次我的课程设计是关于数字显示电子钟的设计，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。42. 方案论证与选择2.1 数字钟的系统方案数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ时间信号必须做到准确稳定。在许多应用场合下都对多谐振荡器的振荡频率稳定性有严格的要求，目前普遍采用的一种稳频方法是在多谐振荡器电路中接入石英晶体，组成石英晶体多谐振荡器，本次设计就是使用石英晶体多谐振荡器电路构成数字钟。图 1 数字电子钟方案框图2.2 晶体振荡器电路秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得 1Hz 的脉冲。晶体振荡器电路给数字钟提供一个频率稳定准确的 32768HZ 的方波信号，可保证数字钟的走时准确及稳定，通过 4020BD 分5频后可产生 2Hz 的脉冲，然后使用 74LS74 再进行一次分频，最后输出 1Hz 的脉冲，电容C1、C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。电路图如下图所示：U234020BD_5VQ10 14Q1 9Q11 15Q12 1MR11CP10 Q47Q5 5Q6 4Q7 6Q8 13Q9 12Q13 2Q14 3U24A74LS74D1D2 1Q 51Q 61CLR11CLK31PR4C150nFU25NOTU26NOTR31.0kR41.0k131210X1R145-32.768kHzC250nF114 20VCC5VVCC图 2 石英晶体振荡器（仿真电路）2.3 时间计数电路一般采用十进制计数器如 74HC290、74HC390、74LS161、74LS160 等来实现时间计数单元的计数功能。这一部分均使用中规模集成电路 74LS160 实现秒、分的计数，使用 T 触发器和 74LS160 来实现时的计数，其中秒、分为六十进制，时为十二进制。其中，秒、分两组六十进制计数电路完全相同，当计数到 59 时，再来一个脉冲变成 00，然后从新开始计数每一个计数器均有一个异步清零端，通过利用“异步清零”反馈到 CLRN 端而实现个位十进制，十位六进制的功能。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为十二进制计数器，不是 10 的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行十二进制转换。高位由 T 触发器构成，低位由 74LS160 构成，控制 T=1，当开始计数时，个位按十进制计数，当计到 9 时，高位为 1，低位为 0，如果高位为 1，低位为 2，则再有进位时将置为 01.2.4 显示单元电路6选择共阴 8 段数码管作为显示单元电路。通过不同的元件输出端输出的端口接到数码管的端口进行显示。2.5 校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。如下图所示，图中有 5 个开关，第一个是单次脉冲开关，通过单击此开关可以实现对时间的改变，可以用鼠标点击，也可按键盘上的空格键，A、B、C、D 四个开关分别控制上下午切换、时、分、秒，可以实现对时间的调整，当开关接在上面时实现自动校时功能，接在下面时实现手动校时功能，按下哪个开关，则实现对哪一部分的校时，可分别通过按键盘上对应的按键实现校时。VCC5V上上上上上上Key = Space上上上上_上上1Key = B上上上上_上上1Key = C上上上上上上上_上上2Key = AVCC0上上上上_上上2Key = D3图 3 校正电路2.6 显示上、下午标志电路标志灯起到作用是能显示上下午的标志，如果是上午则上面的灯亮，如果是下午则下面的灯亮，可用一个 T 触发器构成，控制 T=1，当时计数器有进位输出时，T 触发器的状态改变，从而使上下午标志灯发生改变。73. 单元电路的设计与元器件选择数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。3.1 T 触发器的设计在某些应用场合下，需要这样一种逻辑功能的触发器，当控制信号 T = 1 时每来一个时钟信号它的状态就翻转一次；而当 T = 0 时，时钟信号到达后它的状态保持不变。具备这种逻辑功能的触发器称为 T 触发器。它的特性表如表 3.1.1 所示T Qn Qn1001101010110表 3.1.1从特性表写出 T 触发器的特性方程为=T +Qn1nn它的状态转换图和逻辑符号如图 3-1-1 所示。图 3-1-1事实上只要将 JK 触发器的两个输入端连在一起作为 T 端，就可以构成 T 触发器。正因为如此，在触发器的定型产品中通常没有专门的 T 触发器。JK 触发器的特性表及状态转8换图如表 3.1.2 和图 3-1-2 所示：J K Qn Qn10 00 00 1 0 11 01 01 11 10101010101001110图 3-1-2T 触发器仿真电路的设计U1T_FFT QQRESETCLKSETVCC5VVCCXFG10U3DCD_HEX_BLUE2133.2 十进制电路的设计9图 3-2-1 是中规模集成的同步十进制加法计数器 74160 的逻辑图。它不仅有十进制计数的功能，又增加