简易逻辑分析仪设计

I辽 宁 工 业 大 学电子综合设计与制作 课程设计（论文）题目：简易逻辑分析仪院（系）： 电子与信息工程学院 专业班级： 电子081 学 号： 080404009 学生姓名： 东宇 指导教师： （签字）起止时间：2011.12.262012.01.06本科生课程设计（论文）I课程设计（论文）任务及评语院（系）：电子与信息工程学院 教研室：电子信息工程注：成绩：平时20% 论文质量60% 答辩20% 以百分制计算学 号 080404009 学生姓名 东宇 专业班级 电子081课程设计题目简易逻辑分析仪课程设计（论文）任务任务和要求：设计并制作一个 8 路数字信号发生器与简易逻辑分析仪。（1）制作数字信号发生器能产生 8 路可预置的循环移位逻辑信号序列，输出信号为 TTL 电平，序列时钟频率为 100Hz，并能够重复输出。（2）制作简易逻辑分析仪a具有采集 8 路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。b能利用模拟示波器清晰稳定地显示所采集到的 8 路信号波形，并显示触发点位置。c8 位输入电路的输入阻抗大于 50k，其逻辑信号门限电压可在 0.254V 范围内按 16 级变化，以适应各种输入信号的逻辑电平。d每通道的存储深度为 20bit。进度计划1、布置任务，查阅资料，理解掌握系统的控制要求。 （1 天）2、设计简易逻辑分析仪的系统接线图。 （2 天）3、建立简易逻辑分析仪的框图。 （2 天）4、绘制框图。 （2 天）5、对系统进行仿真，确定 PID 控制参数，分析系统性能。 （2 天）6、撰写、打印设计说明书（1天）指导教师评语及成绩平时： 论文质量： 答辩： 总成绩： 指导教师签字： 学生签字 年 月 日本科生课程设计（论文）II摘 要本系统的设计电路由 8 位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。8 位数字信号发生器电路：由单片机、液晶、按键等元器件组成，可以产生 8 路循环移位逻辑信号序列，并能设定、调节并显示预置值。数据采集电路：由单片机控制，含有 RAM 及 8 位输入电路等，能够采集并存储输入的 8 位逻辑序列。功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。显示电路：主要由可编程逻辑器件 CPLD 和电平移位及扫描电路组成，用于将 RAM 中的 8 路逻辑序列取出，将其高速送入示波器稳定显示。关键词：可编程器件 CPLD；电平位移；扫描电路；本科生课程设计（论文）III目 录第 1 章 绪论 .11.1 逻辑分析仪在数字科技中的地位 .11.2 本文研究内容 .1第 2 章 方案论证 .2第 3 章 系统原理框图 .4第 4 章 系统电路 .54.1 8 位数字信号发生器 .54.2 功能控制系统 .54.3 数据采集电路 .64.4 显示系统 .6第 5 章 系统软件设计 .7第 6 章 调试过程及功能实现 .10第 7 章 结果分析 .12第 8 章 总结 .13参考文献 .14附录 1.15辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）1第 1 章 绪论1.1 逻辑分析仪在数字科技中的地位数字科技对检测仪器的需求 20 世纪 70 年代以来，大规模集成电路、可编程逻辑器件、高速数据信号处理器和计算机技术等高新技术得到迅猛发展，为解决数字设备、计算机及 VLSI 等电路在研制、生产、检修和维护中的测试问题，出现了一类新的测试设备。因为其被测系统的信息载体主要是二进制数据流，为区别于频域或时域的测量，把这一类测试统称为数据域（DataDomain）测试，即有关数字系统的测试称为数据域测试。以离散时间或事件出现的次序为自变量，状态值为因变量的函数关系属数据域范畴。因此数据信息是由状态空间概念、数据格式和数据源构成的。它与频域或时域的信息不一样，具有以下一些特征： 1 数字信息几乎都是多位传输的。 2 数字信息是按时序传递的。 3 许多信号仅发生一次。有些信号虽然可以重复发生，但是它们是非周期性的。4 造成系统出错的误码常混在一串正确的数据流中，实际上只有错误已经发生以后才能辨认出来。5 信号的速度变换范围很大（如高速运行的主机和低速的外围设备）系统的检测不可能象对模拟系统那样。1.2 本文研究内容1具有采集 8 路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。2能利用模拟示波器清晰稳定地显示所采集到的 8 路信号波形，并显示触发点位置。38 位输入电路的输入阻抗大于 50k，其逻辑信号门限电压可在0.254V 范围内按 16 级变化，以适应各种输入信号的逻辑电平。4每通道的存储深度为 20bit。辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）1辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）2第 2 章 方案论证简易逻辑分析仪系统包括四个部分：（1）8 位数字信号发生器（2）数据采集电路（3）功能控制电路（4）显示电路。整个系统框图如图（1）所示：第一部分是 8 位数字信号发生器。本题要求能产生 8 路可预置的循环移位逻辑信号序列，输出信号为 TTL 电平，序列时钟频率为 100Hz，并能够重复输出。这里有两种方案供选择：1、采用中、小规模器件实现；2、用单片机 AT89C52 来完成。如果使用中、小规模器件，虽然不需要使用软件编程，但使用的芯片很多，不仅电路复杂，而且由于电路内部接口信号烦琐，中间关联多，抗干扰能力差。而单片机作为一个智能化的可编程器件，可以通过软件完成相关功能。因此，我们采用方案 2 来完成 8 位数字信号发生器电路。第二部分为功能控制系统。此系统实现控制简易逻辑分析仪的某些特殊功能。有两种方案：1、用中小规模元件组成控制系统。2 用单片机 AT89C52 完成。如前所述，与中、小规模元件组成的控制系统相比，单片机仅系统更加稳定，而且易于操作。 因此方案 2 更合理辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）3第三部分数据采集电路的实现也有两种方案。方案 1：用单片 AT89C52 机完成数据采集及存储。方案 2：用可编程逻辑器件 CPLD 来实现。由于题目要求采集的是 100Hz 的低频时钟序列，用普通单片机可以轻松实现，不需要使用复杂的CPLD 系统。所以，我们使用方案 1 实现数据采集电路。第四部分显示系统也可以有两种方案：1、使用 CPLD 完成控制；2、用单片机 AT89C52 实现控制。本题要求在示波器上清晰稳定地显示信号序列，显示系统必须高速地从 RAM 中提取数据并传送到示波器的输入端口。普通的单片机数据传送速率很难满足这个要求，AT89C52 也是一样。而可编程逻辑器件 CPLD 工作速度快，为 ns 量级，可以完成题中高速采样及显示工作。因此，这里选用方案 1。经过论证，我们可以确立各部分电路的主控器件：单片机 AT89C52（8 位数字发生器）单片机 AT89C52（功能控制系统）单片机 AT89C52（数据采集电路）可编程逻辑器件 CPLD（显示电路）辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）4第 3 章 系统原理框图前面的方案论证为各个部分电路确立了主控器件。以此为基础，根据题目的基本要求和发挥部分的需要，进一步完善各部分电路的具体实现，作出了此分析仪的系统原理框图，如图（2）所示：辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）5第 4 章 系统电路根据前面的讨论，本系统需要设计的电路共四块