编程培训心得 体会(精选多篇)

-精选财经经济类资料- -最新财经经济资料-感谢阅读- 1 编程培训心得体会(精选多篇) java 编程心得 计算机 3 班 窦金霞 20144773 最近几周一直在弄程序，说实话 真的很累，但累中也有成功的快乐。我 觉得学到了很多东西，这是只看课本知 识所不能学到的。 说实话，以前我一直没学过 java 虽然我也知道 java 的重要性，可是即使 上课听了，不实践还是掌握不了。因为 种种原因，今年我没有买笔记本。没有 机器，仅仅靠每周一次的上机练习是绝 对不够的。所以我就插空调程序，在舍 友们不用的时候自己再接她们的电脑调。 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 2 调上一个 web 版的通讯录程序时 我已经感觉到学的很吃力，好多东西都 不懂。这次做的这个学生成绩管理系统 更复杂了，所以一开始调的时候感觉特 别吃力.所以我告诉自己不能放弃，慢慢 来，就这样我从最基本的 sql 语句 session 对象开始学起，我觉得我还有太 多不懂得所以要比别人付出更多的努力。 就这样我一点一点的学着? 说心里话，在做上一个 web 版的 通讯录时，我就感觉到成功的喜悦。好 多地方我都是一点一点的问的，在问的 过程中，我也学会了很多，像：servlet 和 jsp 之间跳不过去时有两种解决办法， 一是关闭底层类中的 db.close；二是将 servlet 中的 throws exception 改成 try catch 以捕捉异常；我还学到了集中查 找错误的方法，可以加上两个双斜杠 “/”将具体的方法屏蔽掉，一检查是方 法错误还是 servlet 错误，还有就是写上 system.out.println 将获得的数据输出， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 3 用来检查数据传输过程有没有错误等等 。 虽然在别人看来，这些方法可能 都很常规，但是确实我自己学会的，我 觉得很有成就感。我已经做好计划了， 暑假的时候去买本本用自己的本本练习 一下 java，虽然下学期不学 java 了，但 是我对 java 的热情不会因为这个而削减 的！ 做完这个学生成绩管理系统后， 我觉得我对 java 的看法已经改变了。一 前总以为 java 很繁琐很难，听同学说 java 不好学，开始又有一些听不懂，所 以一直很畏惧 java。但真正做了这个系 统以后我才感觉到其实任何事都没有难 与不难之分，只要你肯努力的去做，世 上无难事只怕有心人！ 我现在对 java 学习充满了热情， 我知道我还有很多的不足 还有很多需要努力的地方，所以 我的 java 之旅将继续进行? 实验心得体会 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 4 在本次实验中，我通过对网络课 上所学知识的应用，学到了很多实践中 的知识。并且加深了我对课本知识的理 解和认识，在实验过程中，更容易记忆 和深入理解各种协议的工作以及在网络 编程中应该注意的一系列问题。 我们的第一个实验是对 arp、icmp 、ftp 和 http 协议的分析和验 证。在利用软件 etherpeek 抓取在主机 通信中的报文，得到了很多的关于这些 协议的具体参数。在课程学习过程中， 书本和老师给我的感觉就是太枯燥，通 过课本的学习根本没有办法理解各种协 议的工作细节。有很多的细微之处是想 不通的。但是，在本次实验中，我就通 过各种报文的分析，看到了网络中不同 层次协议之间的协做过程。对应不同层 之间就是通过协议来使用，我对整个网 路的大体架构有了一个统筹的了解，虽 然对很多的更深入的知识不是很了解， 但是比我在课上学的东西要更有趣，而 且容易学习，更能够我学习的兴趣。 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 5 第二个实验是 socket 编程实验。在编写 网络程序之前，我对网路通信可以说一 无所知，根本不知道那些网路上的程序 是怎么通过网路进行通信的。在本次实 验中，终于揭开了他们神秘的面纱。当 然在实验中出现了很多的插曲，我是在 linux 环境下编写的程序，很多技术方 面的问题都无法解决。查阅书籍和网上 咨询才弄懂了他们的来龙去脉，最终是 将我的程序编写完了。开始接触网路编 程时，那是一头雾水，根本不知从何下 手。在看了辅导教员给我们程序之后才 有了很 多的起色，才能够自己编写程序。 在网络编程中，我最深的体会就是对具 体的内部细节不熟悉，导致在调试的过 程中感觉到很无力。在很多函数的作用 下，经常就是一团乱麻。之后，我每次 编写之前就是将用到的函数的用法温习 一下，最后还是能够解决很多的问题的。 本次试验是我们学习网路的第一 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 6 次。以前的课程从来没有接触到网路方 面的知识。这次的新知识对我们的挑战 还算不是太大，通过我们的努力，所有 的困难时被克服掉了。其实，实验应该 是我们的重点，在以后的工作中要的就 是我们的实际的动手能力，如果我们在 学习期间就是只学了书本上的知识，那 样对理论的了解是不够深刻的，只有通 过实验才能激发我们的学习兴趣。总之， 我觉得实验才是检验理论的唯一标准。 vhdl 编程的一些心得体会 vhdl 是由美国国防部为描述电子 电路所开发的一种语言，其全称为 hardware description language。 与另外 一门硬件描述语言 verilog hdl 相比， vhdl 更善于描述高层的一些设计，包括 系统级和行为级，而且 vhdl 具有设计 重用、大型设计能力、可读性强、易于 编译等优点逐渐受到硬件设计者的青睐。 但是，vhdl 是一门语法相当严格的语言， 易学性差，特别是对于刚开始接触 vhdl 的设计者而言，经常会因某些小细节处 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 7 理不当导致综合无法通过。为此本文就 其中一些比较典型的问题展开探讨，希 望对初学者有所帮助，提高学习进度。 一关于端口 vhdl 共定义了 5 种类型的端口， 分别是 in, out,inout, buffer 及 linkage， 实际设计时只会用到前四种。in 和 out 端口的使用相对简单。这里，我们主要 讲述关于 buffer 和 inout 使用时的注意 事项。 与 out 端口比，buffer 端口具有 回读功能，也即内部反馈，但在设计时 最好不要使用 buffer，因为 buffer 类型 的端口不能连接到其他类型的端口上， 无法把包含该类型端口的设计作为子模 块元件例化，不利于大型设计和程序的 可读性。若设计时需要实现某个输出的 回读功能，可以通过增加中间信号作为 缓冲，由该信号完成回读功能。 双向端口 inout 是四种端口类型 中最为特殊的一种，最难以学习和掌握， 为此专门提供一个简单程序进行阐述,部 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 8 分程序如下： . ? datab ; dout ; ? ? 程序中 datab 为双向端口，编程 时应注意的是，当 datab 作为输出且空 闲时，必须将其设为高阻态挂起，即有 类似第行的语句，否则实现后会造成 端口死锁。而当 datab 作为有效输入时， datab 输出必须处于高阻态，对于该例 子中即，当 ce=1 and rd=1时， 二信号和变量 常数、信号和变量是 vhdl 中最 主要的对象，分别代表一定的物理意义。 常数对应于数字电路中的电源或地；信 号对应某条硬件连线；变量通常指临时 数据的局部存储。信号和变量功能相近， 用法上却有很大不同。 表 1 信号与变量主要区别 信 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 9 号变量 赋值延迟至少有延时无，立即 变化 相关信息有，可以形成波形无， 只有当前值进程敏 感是否全局性具有全局性，可存 在于多个进程中只能在某个进程或子程 序中有效相互赋值关系信号不能给变量 赋值变量可以给信号赋值 对于变量赋值操作无延迟，初学 者认为这个特性对 vhdl 设计非常有利， 但这只是理论上的。基于以下几点原因， 我们建议，编程时还是应以信号为主， 尽量减少变量的使用。 变量赋值无延时是针对进程运行 而言的，只是一个理想值，对于变量的 操作往往被综合成为组合逻辑的形式， 而硬件上的组合逻辑必然存在输入到输 出延时。当进程内关于变量的操作越多， 其组合逻辑就会变得越大越复杂。假设 在一个进程内，有关于变量的 3 个级 连操作，其输出延时分别为 5ns,6ns,7ns,则 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 10 其最快的时钟只能达到 18ns。相反， 采用信号编程，在时钟控制下，往往综 合成触发器的形式，特别是对于 fpga 芯片而言，具有丰富的触发器结构，易 形成流水作业，其时钟频率只受控于延 时最大的那一级，而不会与变量一样层 层累积。假设某个设计为 3 级流水作 业，其每一级延时分别为 10ns,11ns,12ns,则其最快时钟可达 12ns。因此，采用信号反而更能提高设 计的速度。 由于变量不具备信息的相关性， 只有当前值，因此也无法在仿真时观察 其波形和状态改变情况，无法对设计的 运行情况有效验证，而测试验证工作量 往往会占到整个设计 7080的工 作量，采用信号则不会存在这类问题。 变量有效范围只能局限在单个进 程或子程序中，要想将其值带出与其余 进程、子模块之间相互作用，必须借助 信号，这在一定程度上会造成代码不够 简洁，可读性下降等缺点。 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 11 当然，变量也具有其特殊的优点， 特别是用来描述一些复杂的算法，如图 像处理，多维数组变换等。 三位与逻辑 bit 或其矢量形式 bit_vector 只 有0和1两种状态，数字电路中 也只有0和1两种逻辑，因此会 给初学者一个误区，认为采用位则足够 设计之用，而不必像 std_logic 那样出 现x,u,w各种状态，增加编 程难度。但实际情况却并非如此，以一 个最简单 d 型触发器设计为例 ? ? process begin if clkevent and clk=1 then q end if; end process; -精选财经经济类资料- -最新财经经济资料-感谢阅读- 12 ? ? 实际中 clk 对数据端 d 的输入 有一定的时间限制，即在 clk 上升沿附 近，d 必须保持稳定，否则 q 输出会出 现亚稳态，如下图所示。 当 clk 和 d 时序关系不满足时， 由于 bit 只有0或1 ，系统只能 随机的从0和1中给 q 输出， 这样的结果显然是不可信的；而采用 std_logic 类型，则时序仿真时会输出为 一个x ，提醒用户建立保持时间存在 问题，应重新安排 d 和 clk 之间时序 关系。 此外，对于双向总线设计、 fpga/cpld 上电配置等问题，如果没有 z,x等状态，根本无法进行设计和 有效验证。 四关于进程 进程是 vhdl 中最为重要的部分， 大部分设计都会用到 process 结构，因 此掌握 process 的使用显得尤为重要。 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 13 以下是初学和使用 process 经常会出错 的例子。 1.多余时钟的引入 在设计时往往会遇到这种情况， 需要对外部某个输入信号进行判断，当 其出现上跳或下跳沿时，执行相应的操 作，而该信号不像正常时钟那样具有固 定占空比和周期，而是很随机，需要程 序设计判断其上跳沿出现与否。这时， 很容易写出如下程序： process - ctl_a 即为该输入信 号 begin if ctl_aevent and ctl_a=1 then ? ; -执行相应操作 end if ; end process; 由于出现第行这类语句，综合 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 14 工具自动默认 ctl_a 为时钟，某些 fpga 更会强行将该输入约束到时钟引脚上。 而设计者的初衷只是想将其作为下位机 的状态输入以进行判断。上面的程序容 易造成多时钟现象，增加设计的难度。 解决的办法可以如下，将 ctl_a 增加一 级状态 ctl_areg 寄存，通过对 ctl_a 和 ctl_areg 状态判断上跳与否，改正程序 如下： process begin if clkevent and clk=1 then ctl_areg if ctl_areg=0 and ctl_a=1 then-上 跳判断 ? ; -执行相应操作 end if; -精选财经经济类资料- -最新财经经济资料-感谢阅读- 15 end if; end process; 程序中第行用以产生两个相邻 状态，第行对前后状态进行判断是否 有上跳现 象发生。其中，需注意的是 clk 的时钟频率应明显快于 ctl_a 信号的变 化频率，以保证正确采样。 2.输出多驱动 误用 process 经常会引起输出多 驱动源的发生，即在两个以上的进程内 对同一信号赋值操作。 以下程序就出现了这类情况： proc_a: process begin if clkevent and clk=1 then dout end if -精选财经经济类资料- -最新财经经济资料-感谢阅读- 16 end process; proc_b:process begin if sel_en=1 then dout end if; end process; 进程 proc_a 和 proc_b 中都出 现了对 dout 的赋值语句，设计者原本 的想法是，只要合理控制好 clk 和 sel_en 输入，使其不发生冲突，即 clk 上升沿时 sel_en 不为1 ；sel_en 为1时，不出现 clk 的上升沿，这 样 proc_a，proc_b 两个进程就不会发 生冲突。但综合时，综合工具会将所有 可能情况全部罗列进去，包括第行和 第行同时成立的情况，此时对于 dout 就有 din_a 和 din_b 两个输入驱动， dout 不知接收哪一个，因此该程序无法 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 17 综合，改正的方法是只要将两个进程合 并成一个即可。 由于进程在 vhdl 中的重要性， 对此专门做了一个总结如下： 一个进程中不允许出现两个时钟 沿触发， 对同一信号赋值的语句应出现在 单个进程内，不要在时钟沿之后加上 else 语句，如 if clkevent and clk= 1 then - else?的结构，现有综合工具支 持不了这种特殊的触发器结构 当出现多层 if 语句嵌套时，最 好采用 case 语句替代，一是减少多层 嵌套带来的延时，二来可以增强程序的 可读性 顺序语句如 if 语句、case 语句、 loop 语句、变量赋值语句等必须出现在 进程、函数或子程序内部，而不能单独 出现在进程之外 进程内部是顺序执行的，进程之 间是并行运行的；vhdl 中的所有并行语 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 18 句都可以理解为特殊的进程，只是不以 process 结构出现，其输入信号和判断信 号就是隐含的敏感表 五关于 vhdl 学习中的几点说 明 与软件语言相比，vhdl 最重要的 特点就在于它的并行运行特性，当设计 好的电路上电后，器件内部所有信号将 同时并发工作，而不会以软件方式按照 程序顺序执行，即使在进程内部 也是趋向并行工作的。例如以下程序： process begin if clkevent and clk=1 then end if; end process; 综合的结果两个独立的 d 型触 发器，虽然进程内部应按顺序执行，但 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 19 是硬件实现后，只要采样到时钟上升沿， 和 状态会同时翻转，而不会先执行的 变化，然后才会去执行的转变。因此， vhdl 学习过程中，应加强硬件概念的理 解，没有硬件概念或是硬件概念不强， 在设计时，往往会将 vhdl 设计以软件 编程的方式来处理，而得出一些不可思 议的结果。 作为一门硬件描述语言，vhdl 几 乎可以用来描述现有的大型系统数字电 路、算法以及其它设计。但是，限于目 前综合工具的水平，vhdl 中的许多语法 还不能支持，例如： dout 综合时就无法达到如此 精度，因此这条语句主要用来编写测试 激励，而很少出现在设计实体中。类似 的情况还有很多，目前 vhdl 设计使用 的也只是整个标准中的一部分，这也正 是 vhdl 的“ 可综合子集” 性质，它一定 程度上限制了 vhdl 的广泛应用，但是 随着综合技术的发展，这种情况会逐渐 得以改善，vhdl 也将在各个领域中发挥 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 20 出愈来愈重要的作用 高级语言程序设计心得体会 通过这五天的高级语言程序设计 学习，我学到了很多东西，同时也更深 一层次的体会到 c 语言知识的奥妙和无 穷，激起了我对 c 语言知识学习的兴趣 和激情。 学好 c 语言，除了一些必须要记 忆的关键字、语法和库函数，还要学会 使用 c 语言的有关算术运算符，以及包 含这些运算符的表达式，掌握赋值语句 的使用方法和各种类型数据的输入输出 方法，能正确使用各种格式转换符等， 并且还需要靠自己的逻辑思维能力。 另外，上机实验是学习程序设计 语言必不可少的实践环节，特别是 c 语 言灵活、简洁，更需要通过编程的实践 来真正掌握它，然后，通过多次上机练 习，就对语法知识慢慢有了感性的认识， 时间久了，就会加深对它的理解，在理 解的基础上就会自然而然地掌握 c 语言 的语法规定。对于一些内容自己认为在 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 21 课堂上听懂了，但上机实践中会发现原 来理解的偏差，这就又加深了我们对 c 语言的认识。 还有就是在编程时我们要细心， 编完后记得检查语法及符号遗漏或错误 等相关的问题。 c 语言课程设计和现代计算机技 术的实际应用相结合，是我们在本阶段 学完理论课程之后对自己该方面的能力 的一次很好的检验，从 开始的算法思路到运行调试以及 另人兴奋的可用程序，都是一个很好的 学习和锻炼的过程,使我们巩固了原有的 理论知识，培养了我们灵活运用和组合 集成所学过知识及技能来分析、解决实 际问题的能力。使我们体会到自身知识 和能力能在实际中的应用和发挥。不但 可以激发创新意识，还可以开发创造能 力、培养沟通能力。这次实习时间虽然 仅有五天时间，但确实使我受益非浅。 通过实习我丰富了计算机操作经验，更 加深了对 c 语言的了解，熟悉了其环境， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 22 更增强了对 visual c+的使用技巧。另 外，实习中老师对我们进行了细心、耐 心的指导，鼓励我们对程序进行合理改 进，培养了我们的创新意识和创新能力。 原来是我认为可怕的课程设计，就在种 种辅助条件下完成了，心里有说不出的 高兴。 在以后的三年大学专业学习乃至 以后的就业工作中，c 语言都起着巨大 的作用，从很大程度上来说，我们专业 的学生，要想在这个专业取得一定的成 就，现在就得好好学好 c 语言，为未来 埋下伏笔。总的来说，我觉得 c 语言并 没想象中的那么晦涩难懂，关键是我们 要先认真学会，熟悉它的语法知识，多 多上机实践。只有先打好基础，我们才 能学好 c 语言，才会熟练编程，最后才 有所突破，有所建树。 由于大学的时候是网络方向的， 没大接触编程，来到这个学校就开始自 学 c+，但是感觉不知道具体该做什么。 听人说只学习 c+的理论知识是不可能 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 23 做出什么实际的东西的，而且 vc 和 c+ 不是一回事， “vc 只是一个开发环境， mfc 才是它的精华” ，我就是一只无头苍 蝇，根本找不到学习编程的方向，因为 导师没有项目，我不知道从何做起，同 学告诉我从具体的小实例开始做，可以 用 mfc 窗口界面编程。于是我就在图书 馆借了本这方面的书。这种 c+的高级 应用，mfc 跟以前的控制台编程有比较 大的差异，实现了部分可视化编程。对 我来说真的很难很难，这本书上面好多 小例子都是可以实现的，我就按照上面 的代码进行模仿着写，实现之后感觉挺 有成就感的，可是 mfc 的符号确实是很 长很难记。但是我觉得如果按照大学里 学习 c 语言这门初级语言的方法来学习 的话是很可怕的，就像我们学了十几年 的英语一样，单词背了几千个，会做题， 会写作文，但是一碰到老外的时候，却 像哑巴和聋子，说不出听不懂，我们最 初学习 c 语言时就是搞懂每一个细节， 在课本上纠错，记住语法规则却很少上 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 24 机实践，不解决实际问题，等到真正编 程的时候，就不知如何下手了。 我个人感觉在学习 mfc 时 msdn 帮助文档特别重要，那些难记住的类， 方法都可以查看 msdn library，很多代 码可以直接复制粘贴。 我是看孙鑫老师的教程学习的， 但是感觉这个教程好难懂，好多东西都 是理论知识，对实践应用不是很大。 绘制窗口时会出现严重的刷屏问 题， 问了解决这一问题， 通过改变背景位图来替代过多的 部分的重绘达到更好效果。 一个满载的二维、三维数组都可 以用一个足够长的一维数组来装下。 mfc 基础细节学习：学习了位图的使用， cbrush 类，cdc 类，cdialog 类的基本使用，对于菜单的设置 初步了解了。 3、mfc 编程的初步理解：通过 自学了解到 mfc 编程的实现是通过建立 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 25 消息映射表来实现各个函数的调用。 通过 declare_message_map 声明 消息映射； 通过 begin_message_map 和宏 end_message_map 来包含消息映射宏， 创建消息映射列表； 为消息处理函数添加代码，实现 需要的响应。通过以上三大步实现消息 映射。每种对话框的操作要通过先建立 相应的 cdialog 类来具体进行。 mfc 编程只是一种工具，而编程 的核心还是代码的实现。我们在使用 mfc 编程时要想学得更好就要不断练习， 更具体的了解其中的各种类、函数，各 种工具，mfc 是一个巨大的工具箱，但 是如果不知道工具箱里面的工具怎么用， 那在好的工具也无用武之地。所以，我 认为此次编程小实习主要是让我初步接 触了 mfc 如何实现可视化编程。未来要 想真正掌握 mfc 编程还要不断的深入了 解各种 mfc 工具，真正的与代码结合起 来实现高效实用的编程效果. 最令我痛 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 26 苦的是，学了一段时间回过头来看，感 觉好像什么都没学到。