输入输出简单接口.ppt

第6章 输入/输出 6.1概 述 RAM ROM I/O 接口 电路 I/O 设备CPU 245 373 DB AB CB 系 统 总 线 MN/MX 输入、输出： 微计算机与外设之间的信息 交换，即与外设之间的通讯。 常见I/O设备： 键盘、显示器、鼠标、打印机、磁盘驱动器、光驱、声卡、移 动硬盘等。 CPU直接和内存进行数据的读、写，处于同步工作状态。而 CPU与I/O设备处于异步工作状态。 I/O操作: CPU不能直接对I/O设备进 行读写操作，只能直接寻址I/O 接口电路的寄存器，间接访问或 控制I/O设备。 第6章 输入/输出 常见I/O设备： 打印设备 击打式 行式点阵针式、字模式 非击打式 喷墨、激光、热转印 显示器 CRT 液晶 等离子体 输出设备 外存设备 磁记录：硬盘、软盘 光记录：CD、CDR、CDRW、DVD、 电记录：移动电子盘(U盘) 输入设备 鼠标器 光电、机械 键盘 机械、电容式 扫描仪 第6章 输入/输出 6.1概 述 CPU与I/O之间的接口信号 ： CPU 数 据 口 状 态 口 控 制 口 AB DB CB I/O 设备 数 据 状 态 控 制 CPU与接口间的信号为AB、DB、CB， 送口地址，传送数据，读写I/O接口。 I/O设备与接口之间信号： 数据信号、状态信号、控制信号 。 数据信号： 8086CPU一次可以传送8位或16数据。 (1)数字信息，二进制表示的字母、数、BCD码、ASCII码或汉字。信号为8 位或16位数据。 (2)模拟量信息：A/D变换或D/A变换的8位或16位数据传送。 (3)开关量：两个状态的信息，用一位或几位二进制数表示。组装成8位或 16位数据传送。 控制信号：控制外设的运行状态，控制外设的启动或停止。 状态信号：（外设状态） 输入时：输入装置是否准备好“忙” BUSY。 输出时：外设是否为“空闲” EMPTY。 CPU只能选中接口电路中寄存器，片选和片内寄存器的选中 外部设备的选中: 第6章 输入/输出 6.1概 述 CPU与I/O接口间的信号传输 设备接口 状态寄存器 设备驱动电路 数据寄存器 地址译码器 CPU AB DB CB I/O控制 输 入 输 出 设 备 状态信号 数据信号 控制信号 第6章 输入/输出 6.1概 述 I/O端口的寻址方式 两种I/O接口寻址方式： 独立的I/O寻址方式(独立编址)，存贮器映象I/O寻址方式(统一编址)。 CPU 地址 存储器 数据地址数据 I/O设备 控制逻辑 MEMRIORMEMWIOW CB AB DB 独立的I/O寻址方式 : (1)专门的I/O指令进行寻地址,使 用I/O读写控制信号 (2)端口地址不占用存贮器地址。 16根地址线64K I/O寻址空间 IN AL，PORT IN AL，DX OUT PORT，AX OUT DX，AX A0A19A0A1 存储器映像的外设寻址: CPU 地址 存储器 数据地址数据 I/O设备 控制逻辑 MEMR MEMW CB AB DB （1）I/O端口与存贮器共用同一地 址空间 （2）I/O与存贮器操作指令相同, 读写控制信号相同 A0A19 补充: 1、P204 I/O接口的端口地址译码 直接译码（图6-4）、间接译码（图6-6） 2、P206 80X86 PC机的系统总线 总线宽度、外频 PC XT总线（8位）、ISA总线（16位，图6-8）、PCI总 线（32/64位，图6-7） 3、输入输出接口卡 ,对PS进一步译码(图6-12) 注意: PS已包含了IOR、IOW 第6章 输入/输出 第6章 输入/输出 6.2简单的输入/输出接口芯片 接口电路中为实现信号放大、隔离锁存，与系统总线的信号 、时序相适应等功能，常用数据缓冲器、收发器和锁存器。 74系列器件是中小规模数字集成电路。从功能和速度上分为 如下几类。 74XXX标准TTL 74LXXX低功耗TTL 74SXXX肖特基型TTL 74LSXXX低功耗肖特基型TTL 74ALSXXX高性能型TTL 74FXXX高速性TTL 同编号（XXX）其逻辑功能完全一样。 触发器/锁存器 ：数据输出时用，CPU控制将数据锁存并输 出（CLK脚：地址信号+IOW信号），74LS273 三态缓冲器：数据输入时用， CPU控制数据的读入（1G、 2G：地址信号+IOR信号），74LS244 三态缓冲寄存器：数据输出、输入时都可用，两个受控端 ，74LS373 数据收发器74LS245，三态缓冲，增强总线驱动能力，数据 可双向传送 第6章 输入/输出 6.2简单的输入/输出接口芯片 锁存器74LS373 三态驱动、8D锁存器 Vcc G 20 19 18 17 16 15 14 13 12 11 1 2 3 4 5 6 7 8 9 10 373 1Q 1D 4D 2D 2Q 4Q 3D 3Q GND OE 8D 7Q 8Q 7D 6Q 5D 5Q 6D 4Q 2D2Q 4D 3Q3D 5D 6D 8D 7D 5Q 8Q 6Q 7Q OE G 1D1Q D Q G 1D D Q G 2D D Q G 3D D Q G 4D D Q G 5D D Q G 6D D G 7D D Q G 8D G Q G= 1 D中的数据 打入锁存器 0 数据保存 1Q 4Q 2Q 3Q 5Q 8Q 6Q 7Q OE = 0 输出三态打开 锁存器中的数据 输出到Q 1 输出高阻态 OE 8输入端：1D8D 8输出端：1Q8Q 2个控制端：G、OE 20 19 18 17 16 15 14 13 12 11 1 2 3 4 5 6 7 8 9 10 244 GND 1Y2 1Y4 1Y3 2Y1 2Y2 2Y4 2Y3 1Y1 1A2 1A4 1A3 2A2 2A3 1A1 2A1 2A4 2G 1GVCC 第6章 输入/输出 6.2简单的输入/输出接口芯片 缓冲器 74LS244 三态驱动、8位缓冲、驱动器。 8输入端：1A11A4 、2A12A4 8输出端：1Y11Y4 、2Y12Y4 1A2 1A4 1A3 2A1 2A2 2A4 2A3 1A1 1G2G 1Y2 1Y4 1Y3 2Y1 2Y2 2Y4 2Y3 1Y1 2个控制端： = 0，1A与1Y有效驱动 1G 1，1A与1Y 输出高阻态 = 0，2A与2Y有效驱动 2G 1，2A与2Y 输出高阻态 第6章 输入/输出 6.2简单的输入/输出接口芯片 数据收发器 74LS245 三态驱动、8位双向缓冲、驱动器。 边 8输入、出端：A1A8 边 8输入、出端：B1B8 DT/R =1AB =0 BA 三态输出控制 G A到B驱动有效 B到A驱动有效 DT/R =1 =0 A之间B为高阻态 =0 =1 1G2G A2 A4 A3 A5 A6 A8 A7 A1 B2 B4 B3 B5 B6 B8 B7 B1 DT/RG 245 数据收发方向控制 第6章 输入/输出 6.3 数据传送的控制方式 四 种传方式：程序控制传送方式、中断传送方式、直接存贮器存取（ ）方式、专用处理机输入输出方式 。 程序控制传送方式 这种方式用程序来控制主机与外设之间的数据传输。 一、无条件传送方式 输入 三态 缓冲器 OE 地址译码器 D07 RD IO/M I/O输入数据 A0A15 244 1A2 1A4 1A3 2A1 2A2 2A4 2A3 1A1 1G2G 1Y2 1Y4 1Y3 2Y1 2Y2 2Y4 2Y3 1Y1 Y7 Y0 A B C G2B G2A G1 M/IO A1 A2 A7 A0 RD 数 据 输 入 D0 D7 第6章 输入/输出 6.3 数据传送的控制方式 四 种传方式：程序控制传送方式、中断传送方式、直接存贮器存取（ ）方式、专用处理机输入输出方式 。 程序控制传送方式 这种方式用程序来控制主机与外设之间的数据传输。 一、无条件传送方式 输入要缓冲 输出要锁存 输出 锁存器 OE 地址译码器 D07 WR IO/M I/O输出数据 A0A15 373 G 2Q 4Q 3Q 5Q 6Q 8Q 7Q 1Q G 2D 4D 3D 5D 6D 8D 7D 1D Y7 Y0 A B C G2B G2A G1 M/IO A1 A2 A7 A0 WR 数 据 输 出 D0 D7 OE GND 第6章 输入/输出 6.3 数据传送的控制方式 程序控制传送方式 二、查询传送方式 必须提供两种端口 数据口数据的传送 状态口外设的工作状态 数据口的端口地址DATA_PORT 状态端口的端口地址STATUS_PORT 锁存器 OE 地址译码器 D07 WR IO/M 输出数据 A0A15 373 三态 缓冲器 OE 7 RD IO/M 状态数据 244 DATA_PORT STATUS_PORT G TEST1： IN AL，STATUS_PORT TEST AL，80H JZ TEST1 OUT DATA_PORT,AL D7= 0外设忙 1可输出数据 第6章 输入/输出 6.3 数据传送的控制方式 中断传送方式 一种在发生了一个外部的事件时调用 相应的处理程序(或称服务程序)的过 程 特点： )与外设并行工作。 ) 外部设备数据准备就绪 之后才发生的。 ) 充分发挥的效能 。 8086的中断过程： )建立中断类型码 )把标志寄存器FR、CS和IP的 当前内容依顺序压入堆栈。 )清除IF和TF标志。 )把存贮单元4N的内容放入 IP，把4N2的内容放入。执 行中断服务程序。 锁存器 OE 地址译码器 D07 WR IO/M 输出数据 A0A15 373 DATA_PORT G 中断 触发器 OE RD IO/M INTR 中断申请 中断允许 三态缓冲器 INTA 中断矢量 D07 第6章 输入/输出 6.3 数据传送的控制方式 直接存贮器存取（）传送方式 中断传送方式中的地址处理现场保护在大块的数据传送过程中其 效率也很低。DMA方式不需要CPU干预及软件介入，CPU启动后整 个传送过程由DMA控制器直接完成。 （X）三种基本操作方法 周期挪用 利用CPU不访问存储器的那些周期来实现DMA操作。DMA操作总 线而不通知CPU不会妨碍CPU的工作。 关键是如何识别可挪用的周期，常用的识别方法： 1）给出能固定的周期不访问存储器。如Intel 8080的T4、 T5周期。 2）CPU产生表示可进行周期挪用的信号。如M6800的VMA 。 特点： 1）不减慢CPU的操作。数据传送不连续、不规则。 2）可挪用的周期识别电路和时序电路复杂。 第6章 输入/输出 6.3 数据传送的控制方式 三种基本操作方法CPU停机方式 CPU与DMA交替访问存储器 1）DMAC提出总线申请。 2）CPU执行完本总线周期响应，三总线处于高阻态。 3）DMAC控制总线，完成DMA传送 4）CPU恢复对总线的控制权，继续执行被中断的程序。 特点： 1）降低CPU的利用率。 2）数据传送连续、规则。特别是大块数据的传送。 2）电路结构和时序电路较简单。 三种基本操作方法周期扩展 利用专门的时钟电路，DMA操作是发请求信号给时钟电路，时钟电路将CPU的 时钟周期加宽。而提供给存储器和DMA的时钟不变。此时CPU处于等待状态， DMA可完成操作。 特点： 1）减慢CPU的操作，一次只能传送一个字节。 2）电路也比较复杂。 第6章 输入/输出 6.3 数据传送的控制方式 三种基本操作方式 单字传送方式 允许 DMA DMA 请求？ DMAC发BUS请求 CPU响应DMA 放弃BUS DMAC控制 传一个字节 块结束否？ 放弃总线结束请求 N DMA 请 求 总 线 N Y Y 成组传送方式 允许 DMA DMAC发BUS请求 CPU 响应 DMA 放弃 BUS DMAC控制 传一个字节 块结束否？ 放弃总线结束请求 Y N 第6章 输入/输出 6.3 数据传送的控制方式 三种基本操作方式 请求传送方式 允许 DMA DMA请求 ？ DMAC发出BUS请求 CPU响应DMA放弃总线 DMAC 控制传一个字节 块结束否 ？ 放弃总线结束请求 Y DMA请求？ Y 放总线 N N Y 1）单字节传送每个DMA过 程只能传送一个字节， 2）成组传送每一个DMA过 成完成一数据的传送，整 个传送过程中不能停止。 3）请求传送方式是一种 成组传送，但每传送一个 字节都查询外设的DREQ信 号。传送过程中可以强制 停止。 第6章 输入/输出 6.3 数据传送的控制方式 I/O处理机方式 通道结构的I/O处理机(IOP)（如86系列中的8089IOP） 专用处理机（如网卡、显卡上的处理机） 外围处理机(PPU) 通用机（如双CPU服务器） 功能： 数据转换、数据搜索、数据格式转换、检错纠错、编码/译码， 打包/解包 第6章 输入/输出 6.3 芯片应用举例 GND 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q 74LS373 1D 2D 3D 4D 5D 6D 7D 8D G OE 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q 74LS373 1D 2D