惠州学院数电6时序逻辑电路.ppt

第六章 时序逻辑电路,6.1 概述,6.2 时序逻辑电路的分析方法,6.3 常用时序电路,6.4 时序逻辑电路的设计方法,6.1 概述, 组合电路与时序电路的区别,1. 组合电路：,电路的输出,只与电路的输入有关，,与电路的前一时刻的状态无关。,2. 时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,一、时序逻辑电路的结构特点：,X(x1，x2，xi) 输入信号 Y(y1，y2，yj) 输出信号 Z (z1，z2，zk) 存储电路的输入信号 Q(q1，q2，qL) 存储电路的输出信号,1.时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。2.存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出,Y(tn) = FX(tn)，Q(tn) 输出方程 Q(tn+1) = GZ(tn)，Q(tn) 状态方程 Z(tn) = HX(tn)，Q(tn) 驱动方程（激励方程） tn，tn+1表示相邻的两个离散时间；q1，q2，, qL为状态变量，代表存储器的输出状态，Q为状态向量,1.按照存储单元状态变化的特点，时序电路可以分成同步时序电路和异步时序电路两大类。 在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。 而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。,一、时序逻辑电路的分类：,2.按照输出信号的特点，时序电路可分为米里型（mealy）和摩尔型（moore）两种。 mealy型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数Y为：Y(tn) = FX(tn)，Q(tn) moore型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数Y为：Y(tn) = FQ(tn),三、时序机：用输入信号和电路状态（状态变量）的逻辑函数去描述时序电路逻辑功能的方法也叫做时序机（状态机）。 时序电路的典型电路有：寄存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。,6.2 同步时序电路分析,只要能写出给定逻辑电路的输出方程、状态方程、驱动方程，就能表示其逻辑功能，可据此求出在任意给定输入变量和电路现状态下电路的次态和输出。,写电路的输出函数,写触发器的状态方程 及时钟条件,1.从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电路的输出方程。 2.求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。,一般步骤：,3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。 4.确定时序电路的逻辑功能。,例:做出下图此时序逻辑电路的状态转换表,状态转换图和时序图,根据图可写出电路的驱动方程：,由于电路每一时刻的状态都和电路的历史情况有关的缘故,所以我们有必要将在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。 状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值; 以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。,Y=0 0=0,例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：,又以001为初态，代入得,再以010为初态，代入得,如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。,每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。 所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。 若电路初态为111，代入方程得： Q3Q2Q1=000，Y=1,状态转换图： 更形象表示时序电路的逻辑功能。,代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。,代表状态,时序图： 在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。,同步时序电路分析,解：,1.写出各触发器的驱动方程和电路的输出方程。,驱动方程：,T1= X,Q1n,X,T2= XQ1n,输出方程:,X,Q1n,Q2n,Z = XQ2nQ1n,2.写状态方程,T触发器的特性方程为：,同步时序电路分析,3.作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,X Q2n Q1n 所有组合,0 1,0,0 1,0 1,0 0,0,同步时序电路分析,由状态表绘出状态图,00,01,10,11,X/Z,1/0,0/0,0/0,0/0,0/0,同步时序电路分析,由状态图得电路的逻辑功能：,电路是一个可控4进制计数器。,X端是控制端，时钟脉冲作为计数脉冲输入。,X=1 初态为00时，,实现4进制加计数;,X=0时,保持原态。, 电路属于米莱型、可控4进制计数器。,输出不仅取决于电路本身的状态，而且也与输入变量X有关。,同步时序电路分析,4.作时序波形图,初始状态Q2nQ1n为00，输入X 的序列为1111100111。,0,0,1,0,0,0,0,0,X=1，4进制 加计数,6.3 常用的时序电路分析 6.3.1 寄存器和移位寄存器 在数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的电路就叫寄存器。一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器。此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。 移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。,6.3 常用时序逻辑电路,6.3.1寄存器和移位寄存器,双2位寄存器74LS75,定义：在数字电路中，用来存放二进制数据或代码的电路。,当CP= 1时，送到数据输入端的数据被存入寄存器，当 CP=0时，存入寄存器的数据将保持不变。,并行输入、并行输出,双2位寄存器74LS75,（1）寄存器,6.3 常用时序逻辑电路,该寄存器具有异步清零功能，当RD=0时，触发器全部清零；当RD=1，仅在上升沿，送到数据输入端的数据被存入寄存器，实现送数功能。由于此寄存器是由边沿触发器构成，所以其抗干扰能力很强。,4位寄存器74LS175,4位寄存器74LS175,单拍工作方式寄存器，其接收数码时所有数码都是同时读入的，而且触发器中的数据是并行地出现在输出端的，因此称此种输入、输出方式为并行输入、并行输出方式。,74ls175逻辑图,二. 移位寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：,串入串出,串入并出,并入串出,并入并出,从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，FF1按Q0原来的状态翻转， FF2按Q1原来的状态翻转， FF3按Q2原来的状态翻转，同时，输入端的代码存入FF0，总的效果是寄存器的代码依次右移一位。例如在四个CP周期内输入代码依次为1011，移位情况如状态表。,6.3 常用时序逻辑电路,4位右移移位寄存器,可见，经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存器可实现代码的串行并行转换。 如果首先将4位数据并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器中的4位代码将从串行输出端D0依次送出，从而实现数据的并行串行转换。,用JK触发器构成的移位寄存器,功能和上面电路相同,为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。如74LS194A是一个4位双向移位寄存器。,双向移位寄存器74LS194A的功能表:,6.3 常用时序逻辑电路,双向移位寄存器74LS194,用两片74LS194A接成8位双向移位寄存器:,6.3 常用时序逻辑电路,74LS194应用举例 P276 例6.3.1,6.3.2 计数器 用于对时钟脉冲计数，还可用于定时、分频、产生节拍脉冲和脉冲序列、进行数字运算等。 1.按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不同时翻转。,2.按计数过程中计数器中的数字增减分类：,加法计数器：,减法计数器：做依次递减计数,可逆计数器：计数过程可增可减,随计数脉冲的输入而做依次递增计数,3.按计数器中数字的编码方式分：二进制计数器、二十进制计数器、循环码计数器等 4.按计数容量分类：有十进制计数器、 十二进制计数器、六十进制计数器等等。,一、同步计数器： 1.同步二进制计数器,a). 同步二进制加法计数器：,同步计数器既可用T触发器构成，也可以用T触发器构成。,用T触发器构成的同步二进制加法计数器,驱动方程： T0=1 T1=Q0 T2=Q0Q1 T3= Q0Q1Q2,电路的状态方程：,电路的输出方程：,C = Q0Q1Q2Q3,状态转换表,电路的状态转换图,每输入16个计数脉冲计数器工作一个循环，并在输出端产生一个进位输出信号，所以又把这个电路叫十六进制计数器。,电路的时序图,由时序图上可以看出，若计数输入脉冲的频率为f0，则Q0、 Q1、 Q2、 和Q3端输出脉冲的频率将依次为f0/2、 f0/4、 f0/8、和f0/16。针对计数器的这种分频功能，也把它叫做分频器。,4位同步二进制计数器74161的逻辑图,具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。LD 为预置数控制端，RD为异步置零端，D0D3为数据输入端，C为进位输出端，EP和ET为工作状态控制端。,74161的功能表如下:,74LS161的功能和引脚排列和74161相同。,四位二进制同步计数器74LS161,四个主从J-K触发器构成,(1) 逻辑符号,D A:高位低位（预置数）,CLK: 时钟输入,CLR: 异步清零，低电平有效。,LOAD: 同步预置，低电平有效。,QD QA:高位低位,ENP、ENT：使能端，多片级联。,RCO：进位。,b). 同步二进制减法计数器：,用T触发器接成的同步二进制减法计数器,同步二进制减法计数器的状态转换真值表,有些应用场合要求计数器既能进行递增计数又能进行递减计数，这就需要做成加/减（可逆）计数器。 74LS191和74LS193是具有异步预置数功能的同步二进制加/减法计数器。,b). 同步二进制加/减法计数器：,单时钟同步十六进制加/减计数器74LS191,LD 为预置数输入端，D0D3为数据输入端，U/D为加减技术控制端，C/B为进位/借位输出端输出端，CP0为串行时钟输出端。,电路只有一个时钟信号输入端，电路的加、减由U/D的电平决定，所以称这种电路结构为单时钟结构。,74191的功能表,74191的时序图：,CP0是串行时钟输出端。当C/B=1的情况下，在下一个CPI上升沿到达前CPO端有一个负脉冲输出,双时钟同步十六进制加/减计数器74LS193,加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。当CPU端有计数脉冲输入时，计数器做加法计数；当CPD有计数脉冲输入时，计数器做减法计数。加到CPU和CPD上的计数脉冲在时间上应该错开。 74193也具有异步置零和预置数功能。,2. 同步十进制计数器 a)同步十进制加法计数器,状态方程：,驱动方程：,由T触发器构成，在二进制加法计数器基础上改造得到,状态转换表：,电路的状态转换图,同步十进制加法计数器74LS160的逻辑图,74160的功能表与74161的功能表相同，不同的只是进制。,LD 为预置数控制端，RD为异步置零端，D0D3为数据输入端，C为进位输出端，EP和ET为工作状态控制端。,b)同步十进制减法计数器,从同步二进制减法计数器基础上演变而来，其驱动方程和状态方程如下：,状态转换表：,单时钟同步十进制可逆计数器74LS190的逻辑图,当加减控制信号U/D=0时做加法计数； 当U/D=1时做减法计数,LD 为预置数输入端，D0D3为数据输入端，U/D为加减技术控制端，C/B为进位/借位输出端输出端，CP0为串行时钟输出端。,74LS190的功能表与74LS191的功能表相同，不同的只是进制。,二、异步计数器：,1异步二进制计数器：采用从低位到高位逐位进位的方式工作。,由T触发器构成，只需将低位触发器的Q端接至高位触发器的时钟输入端就行了。,由时序图可见，触发器输出端状态的建立要比CP下降沿滞后一个传输延迟时间。,用上升沿触发的T触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改由Q端输出。 由T触发器组成的异步二进制减法计数器,异步二进制减法计数器,异步二进制加法和减法计数器都是将低位触发器的一个输出端接到高位触发器的时钟输入端而构成。采用下降沿动作的T触发器时，加法计数器以Q端为输出端，减法计数器以Q端为输出端。而在采用上升沿动作的T 触发器时，情况正好相反，加法计数器以Q端为输出端，减法计数器以Q端为输出端。,2异步十进制计数器,驱动方程：,状态方程与时钟条件：,异步十进制加法计数器的时序图,和同步计数器相比，异步计数器具有结构简单的优点。但异步计数器也存在两个明显的缺点：一个是工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的；第二个是在电路状态译码时存在竞争冒险现象。,二五十进制异步计数器74LS290,F1和F3的CP端从CP1端单独引出。若以CP0为计数脉冲输入端、Q0为输出端，即得到二进制计数器（或二分频器）；若以CP1作为计数脉冲输入端、Q3为输出端，则得到五进制计数器（或五分频器）；若将CP1与Q0相连，同时以CP0为计数脉冲输入端、Q3为输出端，则得到十进制计数器（或十分频器）。,三、任意进制计数器的构成方法：,目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。在需要其它任意一种进制的计数器时，只能用已有的计数器产品经外电路的连接方式得到。 假定已有的是N进制计数器，而需要得到M进制计数器。 1当MN时：应使计数过程中跳跃NM个状态,两种方法：置零法（复位法）和置数法（置位法）。 置零法如右图所示。电路一进入SM状态就立即被置成S0状态，所以SM状态仅在极短的瞬时出现，在稳定的状态循环中不包括SM状态。置零法适用于有异步置零输入端的计数器。,例：利用同步十进制计数器74160接成同步六进制计数器,采用置零法将74160接成六进制计数器,由于置零信号随着计数器被置零而立即消失,所以置零信号持续时间极短,如果触发器的复位速度有快有慢,则可能动作慢的触发器还未来得及复位置零信号已经消失,导致电路误动作.,克服这个缺点,常采用如右图所示的改进电路。,置数法：适用于有预置数功能的计数器电路。通过给计数器重复置入某个数值的方法跳越NM状态。,例：利用置数法将74160接成六进制计数器。,2当MN时：必须用多片N进制计数器组合构成，连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。 例1：试用两片同步十进制计数器接成百进制计数器。,并行进位的连接方式,例2.试用两片同步十进制计数器74160接成二十九进制计数器,串行进位的连接方式,四移位寄存器型计数器 环形计数器,将移位寄存器首尾相接，即D0=Q3，在连续不断地输入时钟信号时寄存器里的数据将循环右移。 环形计数器的状态转换图：,取由1000、0100、0010和0001所组成的状态循环为所需要的有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环之后，电路将不会自动返回有效循环中去，所以此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。,能自启动的环形计数器电路,通过在输出与输入之间接入适当的反馈逻辑电路，可以将不能自启动的电路修改为能够自启动的电路。,2扭环形计数器,有效循环,无效循环,若将反馈逻辑函数取为：D0=Qn-1则得到扭环形计数器，也称为约翰逊计数器。 显然，图中所示的扭环形计数器不能自启动。,用n位移位寄存器构成的扭环形计数器可以得到含2n个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争冒险现象。,能自启动的扭环形计数器电路,6.3.4 顺序脉冲发生器,给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成所需要的各种控制信号。由计数器和译码器两部分电路构成。,用环形计数器作顺序脉冲发生器,当环形计数器在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。当CP端不断输入系列脉冲时，Q0 Q3端将依次输出正脉冲，并不断循环。,用计数器和译码器构成的顺序脉冲发生器,计数器采用移位寄存型计数器可从根本上消除竞争冒险现象.,顺序脉冲发生器的电压波形图,6.3.5 序列信号发生器,产生序列信号（一组特定的串行数字信号）的电路称为序列信号发生器。 一、用计数器和数选器组成的序列信号发生器,产生一个8位序列信号：00010111,连续加cp信号到计数器上， Q2(A2)、Q1(A1)、Q0(A0)的状态按计数顺序不断循环，可在输出端得到不断循环的序列信号00010111。,二、采用带反馈逻辑电路的移位寄存器构成序列信号发生器,D0的卡诺图,移位寄存器端输出的串行输出信号就是序列信号输出。 根据要求产生的序列信号，即可列出移位寄存器应具有的状态转换表，再由此得到输入端D0取值的卡诺图，化简得： D0 = Q2 Q1 Q0 + Q2 Q1 + Q2 Q0,6.4 时序逻辑电路的设计方法,一、设计原则与步骤： 根据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。 步骤： 一、逻辑抽象，得出状态转换图（表） 分析因果关系，确定输入变量，输出变量 确定电路的状态数 定义逻辑状态含意，将电路状态之间的转换关系找出来 二、状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。,三、状态分配：确定触发器的数目n，取2n-1N2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。 四、选定触发器类型，求出输出方程，状态方程和驱动方程。 五、根据求出的输出方程和驱动方程画出逻辑电路图。 六、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。 例.设计一个带进位输出端的十三进制计数器 解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。C进位信号，C1为有进位输出，C0为无进位输出十三进制计数器应有13个状态：,由于23N24 , 所以取n=4, 用4个触发器 取0000 1100 为 S0 S12 的编码,画出表示次态逻辑函数和进位输出函数的卡诺图:,得:,例2：设计一个串行数据检测器，要求：连续输入三个或三个以上的1时输出为1，其它输入情况下输出为0,为验证电路的逻辑功能是否正确,可将0000作为初始状态代入状态方程依次计算,所得结果应与以上所列的状态转换表相同。 最后应检查电路的自启动。将3个无效状态1101、1110和1111分别代入状态方程计算，所得次态分别为0010、0010和0000，故电路能自启动。,解：分析:电路应至少有4个不同状态,即 S0 没输入1之前状态 S1 输入1个1后的状态 S2 输入2个1后的状态 S3 输入3个1或3个以上1后的状态,可看出，S2与S3两个状态在同样的输入条件下它们转换到同样的次态，且转换后得到同样的输出。所以，S2与S3为等价状态，可合并为一个状态，得出最简状态转换图。,状态数 N=3 2n-1N2n 所以，n=2 触发器位数为2,对状态进行编码：可使S0=00，S1=01，S2=10,电路次态和输出卡诺图：,格内填写的内容为Q1n+1Q0n+1/Y,采用下降沿JK触发器构成电路，驱动方程为：,画出电路的逻辑图：,进行自启动检查：若电路初始为11状态 X=0 Q1n+1=0 即为00状态 Q0n+1=0 Y为0 X=1 Q1n+1=1 即为10状态 Q0n+1=0 Y为1,电路的完整状态转换图：,例3.设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。 解：1.分析：取投入硬币的状态为输入逻辑变量，投入一枚五角硬币用A=1表示，未投入则用A=0表示；投入一枚一元硬币用B=1表示，未投入则用B=0表示；给出饮料和找五角钱为两个输出逻辑变量，Y=1表示给出饮料，Y=0则表示未给出饮料，Z=1表示找回一枚五角硬币，Z=0则表示不找。设未投币的状态为S0，投一枚五角硬币后为S1，投入一枚一元硬币后为S2 。在S2状态再投入五角硬币后应转回S0状态，Y=1，Z=0;再投入一元硬币后应转回S0