前瞻可靠系统实验室.doc

Advanced Reliable Systems (ARES) Laboratory前瞻可靠系統實驗室 .tw/ares/指導老師李進福 副教授研究室：E1-402Tel：(03) 4264209Email: .tw.tw/jfli/簡介當CMOS積體電路製造技術進入奈米層級（nano-scale）世代，晶片設計者將面臨許多不同於以往的設計挑戰，如：variability, soft errors, device degradation等。這些造成奈米層級晶片將會有非常高之缺陷率。也就是說：設計者不能在以電路無錯誤的觀念來設計電路。所有這些挑戰可以歸因於所製造出之奈米層級元件本身之不可靠性（unreliability）所造成。為了克服超大型積體電路系統之不可靠性，設計者在設計晶片時就必須考量到在晶片中加入可測性與可靠性設計電路。本實驗室前瞻可靠系統實驗室（Advanced Reliable Systems Lab, 簡稱 ARES）是由李進福老師於2002年8月所設立，主要專注於VLSI 設計、測試、可靠性設計的研究。目前李老師共計指導博士班學生3名，碩士班學生8名，大學專題生4名。研究方向與計畫李進福老師目前所主持的研究計畫分為（1）國科會研究計畫（2）經濟部學界科專計畫以及（3）實驗室內部的前瞻研究計畫。每一位進入實驗室的研究生將至少會參與一項研究計畫，並有定期的討論時間。本實驗室現分為兩個研究組，分別為：System-on-chip Testing and Reliability (STAR) group及Memory Design and Test（MDT）group； 且主要研究大略可分為以下兩大方向：1.系統晶片設計、測試與可靠性設計技術的研發(STAR group)：其內容包含各式各樣矽智產設計，比如：DSP相關之電路（如：FFT處理器）、內嵌式記憶體、算術電路等設計。除了基本電路設計外，主要是考量如何利用可測性設計技術把電路設計成易測試電路，以及如何把電路設計成高可靠性電路、及如何設計電路成為具有自我修復功能之電路以提升系統晶片之良率。有興趣之同學將可以學到VLSI設計技術、測試技術及可靠性設計技術。2.記憶體設計、自我測試、自我診斷、與自我修復技術的研發（MDT group）：其內容包含低功率記憶體設計、考量製程變異之強健（robust）記憶體電路設計、記憶體自我測試、診斷及修復技術。在過去幾年來我們在記憶體測試技術的研發上已有長足的進步，並在國際上嶄露頭角。除此之外，我們亦有與業界相關之合作，例如：本實驗室與智原科技產學合作所開發之記憶體自我修復技術也已經用於智原科技客戶之產品上。可見我們所開發之技術不僅具有前瞻性與新穎性，同時具有實用性。有興趣之同學將可以學到VLSI設計技術、自我測試技術、自我修復設計技術等。實驗室環境中央電機系電子組所有老師的實驗設備與空間是共同分享與維護。因此所有學生可以享有豐富之實驗設備與資源。每為學生會分配到自有之讀書與研究空間。部分晶片實作結果以下之晶片佈局圖為近幾年有關晶片設計之結果：圖一： Built-in self-repairable SRAM.圖二：An infrastructure IP for repairing RAMs in SOCs.圖三：A low