《存储器V》PPT课件.ppt

第三章 存储器,张光河 Email: ,2,2,大纲,3.1 存储器概述 3.2 主存储器 3.3 主存与CPU的连接 3.4 双口RAM和多模块存储器 3.5 高速缓冲存储器 3.6 虚拟机存储器 3.7 外部存储器,3,3,3.1 存储器概述,3.1.1 存储器分类 3.1.2 存储器主要技术指标 3.1.3 存储层次结构,4,3.1.1 存储器分类,按存储介质分类 按存取方式分类 按信息的可保存性分类 按在计算机系统中的作用分类,5,按存储介质分类,半导体存储器 磁表面存储器 光盘存储器,6,半导体存储器,定义：用半导体器件组成的存储器。 特点：集成高、容量大、体积小、存取速度快、功耗低、价格便宜、维护简单 分类：双极性存储器（TTL型和ECL型）和金属氧化物半导体存储器（MOS）（分为静态MOS存储器和动态MOS存储器）,7,磁表面存储器,定义：用磁性材料做成的存储器 特点：存储体积大且不易丢失 分类：磁盘存储器、磁带存储器等,8,光盘存储器,定义：应用激光在记录介质（磁光材料）上进行读写 特点：非易失性、密度高、耐用性好、可靠性高，互换性强等 分类：只读型光盘（CD-ROM）、只写一次型光盘（WORM）和磁光盘（MOD）,9,按存取方式分类,随机存储器（RAM） 只读存储器（ROM） 串行访问存储器（SAS）,10,随机存储器（RAM）,在存储器中任何存储单元的内容都能随机存取，且存取时间与存储单元的物理位置无关。 主要用途：存放各种输入/输出的程序、数据、中间结果以及存放与外界交换的信息和做堆栈用。 一般充当高速缓冲存储器和主存储器,11,只读存储器（ROM）,只能读，不能写的，其内容已经预先一次写入，是存放固定不变的信息 主要用途：微程序控制器、BIOS等 分为掩模ROM（MROM）、可编程ROM（PROM）、可擦除可编程ROM（EPROM和E2PROM）,12,串行访问存储器（SAS）,在存储器中按某种顺序来存取，也就是存取时间与存储单元的物理位置有关。又分为顺序存取存储器（SAM）和直接存取存储器（DAM） 主要用途：用于外部存储器。 磁带（SAM）和磁盘（DAM）。,13,按信息的可保存性分类,永久性记忆的存储器 非永久性记忆的存储器,14,按在计算机系统中的作用分类,主存储器 辅助存储器 缓冲存储器 控制存储器,15,3.1.2 存储器主要技术指标,存储容量 存取时间 存取周期 存储器的可靠性 性能价格比,16,存储容量,存放一个机器字的存储单元，称为字存储单元，相应的单元地址叫字地址，若计算机中可编址最小单元为字，称该计算机为按字编址的计算机 存放一个字节的单元，称为字节存储单元，相应的单元地址叫字节地址，若计算机中可编址最小单元为字节，称该计算机为按字节编址的计算机 在一个存储器中可以容纳的主存储器的单元总数称为该存储器的存储容量，通常用字节（B，1B=8b）表示，1K=1024，1M=1024K，1G=1024M和1T=1024G，单位为MB、GB、TB,17,存取时间,写操作：信息存入存储器的操作 读操作：从存储器取出信息的操作 访问：读/写操作 存储器的访问时间（存取时间，用TA表示，多数在ns级）：从存储器接收到读（或写）命令到从存储器读出（写入）信息所需的时间。,18,存取周期,存取周期（用TM表示）：存储器作连续访问操作过程中完成一次完整存取操作所需的全部时间。 也是指连续启动两次独立的存储器操作所需间隔的最小时间。 TMTA,19,存储器的可靠性,存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF越长，表示可靠性越高，即保持正确工作能力越强,20,性能价格比,性能主要包括储存器容量、存储周期和可靠性3项内容。性能价格比是一个综合性指标，对于不同的存储器有不同的要求。因此性能价格比是评价整个存储器系统很重要的指标。,21,3.1.3 存储器层次结构,高速缓冲存储器 主存储器 外存储器,22,三级结构的关系,23,高速缓冲存储器,计算机系统中的一个高速、小容量的存储器。采用速度很快、价格更高的半导体静态存储器，甚至与微处理器做在一起，存放当前使用最频繁的指令和数据。,24,主存储器（主存）,是计算机主要存储器，用来存放计算机运行期间的大量数据和程序。它是和快存交换数据和指令，快存再与CPU打交道。由MOS存储器组成。,25,外存储器（外存）,又称辅助存储器，主要是存储容量大，用来存放系统程序和大型数据文件及数据库。,26,26,大纲,3.1 存储器概述 3.2 主存储器 3.3 主存与CPU的连接 3.4 双口RAM和多模块存储器 3.5 高速缓冲存储器 3.6 虚拟机存储器 3.7 外部存储器,27,27,3.2 主存储器,3.2.1 半导体只读存储器 3.2.2 半导体随机存储器 3.2.3 静态MOS存储器 3.2.4动态MOS存储器,28,3.2.1 半导体只读存储器,掩摸只读存储器 可编程只读存储器 可擦除的可编程只读存储器 点可擦可编只读存储器,29,掩模只读存储器,掩模只读存储器（MROM）电路结构包含存储矩阵、地址译码 器和输出缓冲器三个部分，其框图如图所示。,地址译码器,地址输入,存储矩阵,输出缓冲器,数据输出,三态控制,30,掩模只读存储器,存储矩阵是由许多存储单元排列而成。存储单元可以是二极管、双极型、三极管或 MOS管。每一个或一组存储单元有一个相应的地址代码。 MROM具有存储的信息一次写入后不能再修改，灵活性差，信息固定不变，可靠性高，生产周期长，只适合定型批量生产的特点。,31,可编程只读存储器,PROM 是可编程 ROM，只能进行一次写入操作（与 ROM 相同） ，可以在出厂后，由用户使用特殊电子设备进行写入。 PROM 的整体结构和掩模 ROM 一样，也由地址译码器、存储矩阵和输出电路组成。,32,可擦除的可编程只读存储器,需要能多次修改的ROM，这就是可擦除重写的ROM。这种擦除分为紫外线擦除（EPROM）和电擦除E2PROM，及快闪存储器（Flash Memory）。,33,可擦除的可编程只读存储器,EPROM 和前面的 PROM 在总体结构上没有大的区别，只是存储单元不同，采用叠栅注入MOS管（Stackedgate Injuction MetalOxideSemiconductor， SIMOS）作为存储单元。,34,电可擦可编程只读存储器,电可擦可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，E2PROM）是一种掉电后数据不丢失的存储芯片。,35,3.2.2半导体随机存储器,在单片机系统中，数据存储器用于存放可随时修改的数据。数据存储器扩展使用随机存储器芯片，随机存储器简称 RAM。 RAM 又分为静态 RAM 和动态 RAM 两种,36,3.2.3静态MOS储存器,静态MOS存储器结构 静态MOS管存储单元 SRAM的读写时序 SRAM芯片与系统的连接,37,静态MOS存储器结构,。,行地址译码器,储存矩阵,读写控制电路,CS R/W,I/O,列地址译码器,38,静态MOS管存储单元,MOS管构成：静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。,39,SRAM的读写时序,地址,读周期时间,地址有效后,恢复时间,读取时间,下一周期,片选,片选有效后,数据输出,读信号OE,B,C,读取时间,读时序,40,SRAM的读写时序,地址,写周期时间,写脉冲宽度,下一周期,片选,数据输出,写信号WR,写时序,地址建立,数据有效,时间,数据保持,41,SRAM芯片与系统内的连接,全地址译码 部分地址译码,42,全地址译码,所谓全地址译码，就是连接存储器时要使用全部 20 位地址信号，所有的高位地址都要参加译码。,43,部分地址译码,部分地址译码就是只有部分高位地址参与存储器的地址译码。,44,3.2.4动态MOS存储器,动态RAM的单管存储单元 四管动态MOS存储单元 动态MOS存储器的刷新,45,单管动态存储元,46,四管动态存储元,47,动态 MOS 存储器的刷新,集中式刷新方式 分布式刷新方式 异步式刷新方式,48,集中式刷新方式,集中式刷新指在一个刷新周期内，利用一段固定的时间依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。 集中刷新的缺点是在刷新期间不能访问存储器，有时会影响计算机系统的正确工作。,49,集中式,设存储器结构是128X128的体，读/写周期tc=0.5us, 刷新周期为2ms，在2ms中就有4000个tc，刷新只要128个tc(且集中在后128个进行刷新),前3872个tc用于读/写/保持的操作。 集中刷新的这段时间内不能进行存取访问，称为死时间。,50,分布式刷新方式,分布式刷新采取在 2ms 时间内分散地将 1024 行刷新一遍的方法，具体做法是将刷新周期除以行数，得到两次刷新操作之间的时间间隔 t，利用逻辑电路每隔时间 t产生一次刷新请求,51,分布式,把一个存储系统周期ts分成两部分tc和tr，每一次读/写后就顺序对其中某行刷新，整个存储器系统刷新完成需要128个ts（存储器为128X128）,52,异步式刷新方式,将以上两种方式结合起来便形成异步刷新方式。它首先对刷新周期用刷新时间进行分割，然后将已经分割的每段时间分为两部分，前段时间用于读/写/维持操作，后一小段时间用于刷新。,53,异步式,2ms/128=15.5us,54,54,大纲,3.1 存储器概述 3.2 主存储器 3.3 主存与CPU的连接 3.4 双口RAM和多模块存储器 3.5 高速缓冲存储器 3.6 虚拟机存储器 3.7 外部存储器,55,55,3.3主存与CPU的连接,3.3.1连接的意义 3.3.2主存容量的扩展 3.3.3 存储芯片的分配与片选 3.3.4存储器与CPU的连接,56,3.3.1连接的意义,存储器芯片只有与 CPU 连接起来，才能真正发挥作用。,57,3.3.2 主存容量的扩展,位扩展法（位并联法） 字扩展法（地址串联法） 字位同时扩展法,58,位扩展法（位并联法）,CPU 的数据线数与存储芯片的数据位数不一定相等，此时必须对存储芯片扩位（即进行位扩展，用多个存储器件对字长进行扩充，增加存储字长），使其数据位数与 CPU 的数据线数相等。,59,字扩展法（地址串联法）,字扩展法是在字的数量上扩充，而位数不变。因此，将芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片选信号端连接到选片译码器的输出端。 仅采用字扩展时，各芯片连接地址线的方式相同，连接数据线的方式也相同，但在某一时刻无需选中所有芯片，所以通过片选信号CS或采用译码器设计连接到相应的芯片。,60,字位同时扩展法,实际上，存储器往往需要字和位同时扩充。字位同时扩展是指既增加存储字的数量，又增加存储字长。 采用字位同时扩展时，各芯片连接地址线的方式相同，但连接数据线的方式不同，而且需要通过片选信号CS或采用译码器设计连接到相应的芯片。,61,3.3.3 存储芯片的分配与片选,线选法 译码片选法,62,线选法,线选法用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。,63,刷新（再生）过程,先给出预充信号，使T9、T10管导通，向Cd和Cd( 非)充电，字线给一脉冲使T5和T6导通，就能补充A和B点的电容电压。,64,译码片选法,译码片选法用除片内寻址外的高位地址线通过地址译码器芯片产生片选信号。,65,3.3.4 存储器与CPU的连接,合理选择存储芯片 地址线的连接 数据线的连接 读/写控制线的连接 片选线的连接,66,合理选择存储芯片,组成一个主存系统，首先要选择存储芯片，选择主要考虑到存储芯片的类型（RAM或 ROM）和数量。通常选用 ROM存放系统程序、 标准子程序和各类常数， RAM则是为用户编程而设置的。,67,地址线的连接,存储芯片的容量不同则地址线数也不同，而 CPU 的地址线数往往比存储芯片的地址线数要多。,68,数据线的连接,CPU的数据线与存储芯片的数据线数不一定相等，在相等时可直接连接；在不相等时必须对存储芯片扩位，使其数据位数与 CPU 的数据线数相等。,69,读/写控制线的连接,CPU 读/写控制线一般可直接与存储芯片的读/写控制端相连，通常是高电平为读，低电平为写。,70,片选线的连接,存储器由许多存储芯片叠加而成，哪一片被选中完全取决于该存储芯片的片选控制端是否能接收到来自 CPU的片选有效信号。,71,3.4 双口RAM和多模块存储器,3.4.1双端口RAM 3.4.2多模块存储器,72,3.4.1双端口RAM,双端口 RAM是指同一个存储器有左、右两个独立的端口，分别具有两组相互独立的地址线、数据线以及控制线，允许两个独立的控制器同时异步地访问存储单元。,73,3.4.2 多模块存储器,单体多字存储器 多体并行存储器,74,单体多字存储器,单体多字存储器的特点是存储器中只有一个存储体，每个存储单元存储 k个字，总线宽度也为k 个字。 缺点：指令和数据在主存内必须是连续存放，否则该存储器系统便丢失了访存优势。,75,多体并行存储器,多体并行存储器由多体模块组成。每一模块的容量和存取速度相同，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。,76,76,大纲,3.1 存储器概述 3.2 主存储器 3.3 主存与CPU的连接 3.4 双口RAM和多模块存储器 3.5 高速缓冲存储器 3.6 虚拟机存储器 3.7 外部存储器,77,3.5 高速缓冲存储器,3.5.1高速缓冲存储器的组织与管理 3.5.2 地址映像与转换 3.5.3 替换策略 3.5.4 Cache 的一致性问题 3.5.5 Cache 性能分析 3.5.6 相联存储器,78,3.5.1 高速缓冲存储器的组织与管理,基本概念 Cache 的存储容量,79,基本概念,将 Cache划分成若干小的单位（块或页）称为 Cache 的组 主存在使用 Cache时，其间的对应关系叫做 Cache的管理 由主存地址映像到 Cache 中的定位叫做地址映像。 将主存地址变换成 Cache 地址叫做地址变换。,80,Cache 的存储容量,Cache容量和块的大小直接影响着 Cache的效率，这个效率又常用“命中率”来衡量。Cache 的容量要比主存的容量小得多，但不能太小。,81,3.5.2 地址映像与转换,全相联映像方式 直接映像方式 组相联映像方式,82,全相联映像方式,指主存中任何一块信息可调入Cache的任何一块中的映像方式。,83,直接映像方式,指主存中的某些页只能固定调入Cache中的某一页的映像方式，它们之间存在固定的关系。,84,组相联映像方式,两种映像方式的折中方案 将主存和Cache分成同样大小的组，每个组内包含同样数量的块，组内采用全相联映像方式，而组间采用直接映像方式。,85,3.5.3替换策略,随机法（RAND） 先进先出法（FIFO） 近期最少使用法（ LRU）,86,3.5.4 Cache 的一致性问题,写直达法 写回法,87,写直达法,写直达法（WT 法-Write through）也称为全写法。该方法的具体操作及优缺点如下 方法：在对 Cache进行写操作的同时，也对主存该内容进行写入。 优点：可靠性较高，操作过程比较简单。 缺点：写操作速度得不到改善，与写主存的速度相同。,88,写回法,写回法（WB法-Write back）的具体操作及优缺点如下： 方法：在 CPU执行写操作时，只写入 Cache，不写入主存 优点：速度较高。 缺点：可靠性较差，控制操作比较复杂。,89,3.5.5 Cache 性能分析,Cache 系统的加速比 Cache 的命中率,90,命中率,设CPU访问Cache的总次数为Nc,访问主存的总次数为Nm,h定义为命中率，则有： h=Nc/(Nc+Nm) 设tc表示命中时Cache访问时间，tm表示未命中时的主存访问时间，则Cache/主存系统的平均访问时间ta=htc+(1-h)tm,91,3.5.6 相联存储器,Cache和虚拟存储器中，都要使用页表。为了提高查表的速度，需要使用相联存储器。相联存储器既可以按地址寻址又可以按关键字段寻址，为与传统存储器区别，又称为按内容寻址的存储器。,92,92,大纲,3.1 存储器概述 3.2 主存储器 3.3 主存与CPU的连接 3.4 双口RAM和多模块存储器 3.5 高速缓冲存储器 3.6 虚拟机存储器 3.7 外部存储器,93,3.6 虚拟存储器,3.6.1 虚拟存储器的基本概念 3.6.2 页式虚拟存储器 3.6.3 段式虚拟存储器 3.6.4 段页式虚拟存储器 3.6.5 快表,94,3.6.1 虚拟存储器的基本概念,虚拟存储器是建立在主存与辅存物理结构基础上，由附加硬件装置以及操作系统存储管理软件组成的一种存储体系。,95,3.6.2 页式虚拟存储器,以页为基本信息传送单位的虚拟存储器，分成大小相同的页，虚拟空间分成的页称为逻辑页，主存空间分成页称物理页. 虚拟存储器地址分成两个字段：高位字段（逻辑页号）和低位字段（页内行地址）. 主存地址也分为两个字段：高位字段（物理页号）和低位字段（页内行地址）；主存地址中的页内行地址和虚拟存储器地址页内行地址是相等的。,96,3.6.3 段式虚拟存储器,分段原理 地址变换,97,分段原理,段是利用程序的模块化性质，按照程序的逻辑结构将其划分成多个相对独立的部分 各段的大小因程序而异,98,段式虚拟存储器地址变换,99,3.6.4 段页式虚拟存储器,先逻辑分段对每一段分成固定大小的页。程序的调入、调