《图设计规则》PPT课件.ppt

华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室,IC工艺和版图设计,第二章 版图设计规则,主讲：莫冰,Email：,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,参考文献 1 . Alan Hastings著 . 张为 译 . 模拟电路版 图的艺术.第二版 . 电子工业出版社 . CH2-3 2 . R.Jacobs Baker著 . 陈中建 译 . CMOS电路 设计布局与仿真 . 第一版. 机械工业出版社. CH2-4 3 . Michael Quirk 著 . 韩郑生 译 . 半导体制 造技术 . 第一版 . 电子工业出版社 . CH4、CH9 4 . CSMC 0.5um DPTM Mixed Signal Technology Technology Topological Design Rule,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,本章主要内容 版图层次定义,版图设计规则 简单反相器版图,Layout,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义 Layout,TO TB PT BC PS ND PD,1. 有源区 2.N阱 3. 场注入 4. 正常Vth沟道注入 5. 低Vth NMOS沟道注入 6. 低VthPMOS沟道注入 7. 耗尽型NMOS沟道注入 8. 耗尽型PMOS沟道注入,Active NWell - - LVN LVP VDN VDP,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义 Layout,9.纵向NPN 基区注入 10.多晶硅 11.N型源/漏 12.P型源/漏 13.ROM 14.Poly2阻挡层 15.Poly2 16.接触孔,P-base Poly1 N+ P+ ROM High Res Poly2 Contact,BA GT SN SP RO IM PC W1,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义 Layout,17. 金属1 18.M1和M2接触孔 19. 金属2 20. M2和M3接触孔 21. 金属3 22. 焊盘PAD,Metal1 VIA1 Metal2 VIA2 Metal3 PAD,A1 W1 A2 W3 A3 CP,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Nwell 有源区 多晶硅1 多晶硅2 多晶硅2阻挡层,N,N阱阱 有源区（薄氧区） 多晶硅1（Poly1）. 多晶硅2（Poly2） 多晶硅2掺杂阻挡层,版图层次定义,如果制造集成电路的硅片掺杂了磷等施主杂质，则 该类型的硅片称为n型硅； 如果掺杂了硼等受主杂质，则该类型的硅片称为p 型硅。 在制作CMOS集成电路时，N沟MOSFET（简称 NMOS）直接制作在p衬底上； P沟MOSFET（简称PMOS）需要制作在N阱上。,源 p +,源 n +,漏 n +,漏 p +,栅,栅,n阱,p衬底 nmos 华侨大学厦门专用集成电路系统重点实验室,p衬底 pmos Copyright by Mo Bing,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,实际上制造集成电路前，有些CMOS工艺需要 先在硅片上生长一层外延层，以减少闩锁效应的影 响（该效应将在以后详细介绍）。 习惯上我们把外延层和原来的衬底都称作衬 底。使用p衬底n阱的工艺称为N阱工艺。使用n衬 底p阱的工艺称P阱工艺。 现代工艺出于牺牲PMOS性能来优化NMOS 性能，所以大多数工艺都是N阱工艺。 现代工艺中也有同时使用N阱和P阱的工艺， 称为双阱工艺。,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,N阱和P衬底构成寄生二极管，在CMOS电路中衬 底通常接最低电平，确保二极管处于反偏。理想情况 下，从衬底流出的电流为0.,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,N阱作用： 1.N阱最主要的作用在于制造PMOS。 2.N阱掺杂浓度较低，电阻率较高，可以用于制造 电阻，称为阱电阻。 3.N阱可以和衬底构成二极管，也可以用于制造寄 生PNP管（纵向PNP）。 （注：具体如何制造电阻、二极管、双极管将在后面专门的章节进行介绍。）,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,硅片涂胶后，通过N阱掩膜板，将硅片放在光线下， 并进一步通过显影去掉被光照的光刻胶。 极紫外线,不透光区,透光区,掩膜版,曝光区 衬底,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,接着将硅片暴露在施主原子下，施主杂质会被光刻 胶阻挡住，同时也能通过光刻胶上的开孔扩散到开孔区 域的硅片中。,SiO2 P衬底,不透光区,透光区,掩膜版,NWell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,扩散到一定时间后，N阱的深度达到工艺期望 值。需要注意的是：施主杂质不仅会沿垂直硅片的 方向扩散（纵向扩散）；还会在硅片中间向四周扩 散（横向扩散）。 （记住这一特性，这和以后的N阱设计规则有密切关系）,NWell,NWell Nwell Copyright by Mo Bing,版图层次定义 Nwell Active Poly P+ implant N+ impant Omicontact Metal 华侨大学厦门专用集成电路系统重点实验室,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,NWell,光 MASK Nwell 光刻胶 SiO2 Ptype Si,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,NWell,版图层次定义 光刻胶,光刻胶,MASK Nwell SiO2 Ptype Si,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,NWell,Ptype Si,版图层次定义 光刻胶 SiO2,光刻胶 SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,NWell,版图层次定义 SiO2,SiO2,Nwell Ptype Si,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Nwell 有源区 多晶硅1 多晶硅2 多晶硅2阻挡层,N阱 有源区（薄氧区） 多晶硅1（Poly1）. 多晶硅2（Poly2） 多晶硅2掺杂阻挡层,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,有源区,有源区的主要用于制造N型器件和P型器 件，也可以用于金属1和衬底或阱的接触。从 某种意义上说有源区的掩膜板主要用于打开 离子注入的窗口。 实际上有源区掩膜板的意义在于作为制 造硅局部氧化（LOCOS）和薄氧（封闭图形 内形成薄氧，封闭图形外形成LOCOS）。,有源区 Nwell Copyright by Mo Bing,版图层次定义 Pwell Active Poly P+ implant N+ impant Omicontact Metal active 华侨大学厦门专用集成电路系统重点实验室,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,SiO2,Nwell SiO2 Ptype Si,Si3N4,有源区 生长薄氧氮化硅用于应力释放,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,有源区,SiO2,Nwell SiO2 Ptype Si,光刻胶,MASK active,版图层次定义 MASK Active,Si3N4,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,有源区,SiO2,Nwell SiO2 Ptype Si,MASK active 光刻胶,版图层次定义 MASK Active 光刻胶,Si3N4,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,有源区,SiO2,Nwell SiO2 Ptype Si,光刻胶,版图层次定义 光刻胶,Si3N4,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Pwell SiO2 Ptype Si,场氧,场氧,场氧,Si3N4,有源区 封闭图形外形成LOCOS,SiO2,Nwell,Nwell,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Pwell Ptype Si,场氧,场氧,场氧,有源区,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Pwell SiO2 Ptype Si,场氧,场氧,场氧,薄氧,有源区 封闭图形内形成薄氧,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,有源区,版图层次定义 LOCOS生长场氧时，氧 化层会向四周做侵蚀，称为 氧化物侵蚀，侵蚀形成的氧 化层形状称为鸟嘴，这种侵,蚀会影响MOSFET的沟道宽 度。所以实际制造出来的器,件的沟道长度会比版图所画 的沟道长度小。现代工艺中,0.25um以下特征尺寸的工艺 一般不使用LOCOS做隔离， 而是使用浅槽隔离（STI）。,FOX,FOX,FOX,FOX,LOCOS,LOCOS,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Nwell 有源区 多晶硅1 多晶硅2 多晶硅2阻挡层,N阱 有源区（薄氧区） 多晶硅1（Poly1）. 多晶硅2（Poly2） 多晶硅2掺杂阻挡层,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Poly1作用： 1.Poly1最主要的作用是用于制造MOSFET的栅。 2.Poly还经常和Poly一起制造PIP电容（多晶硅 绝缘层Poly）。 3.Poly电阻 4.Poly互连 在一些特殊情况下，Poly可以用作互连线。Poly 做互连线最大的问题是Poly的方块电阻数量级比较大， 大约在20欧姆 /；此外Poly离衬底比较近，和衬底之 间的寄生电容比较大，因而通过Poly的延迟比通过金属 的延迟大。 Poly电容和Poly电阻我们会在后面做专门介绍。,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,晶体管中栅结构的制作是流程中最关键的一步，因为 它包含了最薄栅氧化层的热生长以及多晶硅栅的刻蚀，而 多晶硅栅的宽度通常都是整个硅片上最关键的线宽。 1.栅氧化层的生长 2.多晶硅淀积 3.多晶硅掩膜制作 4.多晶硅栅刻蚀,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,薄氧,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,poly,Poly Nwell Copyright by Mo Bing,poly,版图层次定义 Nwell Active Poly P+ implant N+ impant Omicontact Metal active 华侨大学厦门专用集成电路系统重点实验室,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,poly,MASK poly 光刻胶,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,MASK poly 光刻胶,poly,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,poly,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,Pwell SiO2 Ptype Si,场氧,场氧,场氧,poly,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Poly,1.Poly跨过有源区时，源、漏和沟道自对准于栅，这 也称为自对准工艺。 2.在不制作器件时，禁止多晶跨过有源区，避免产生 寄生器件。 3.多晶在形成器件时，需要超过有源区一定距离，保 证源漏不会发生短路.,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,P+/N+ CON 金属 通孔,P+/N+扩散区 接触孔 金属层(Metal) 通孔（VIA）,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,P+/N+扩散区,有源区的掩膜板主要用于打开离子注入的窗口。 而P+和N+扩散区的作用在于实现离子的注入，从而 控制硅的掺杂类型。 前面完成的多晶硅栅可以作为NMOS和PMOS的 源/漏的自对准掩膜，注入可以按照任意顺序进行， 可以先进行N型源漏的注入，也可以先进行P型源漏 的注入（具体顺序视工艺线情况）。,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,P+/N+扩散区,P+和N+的作用 1. NMOS和PMOS的源/漏区 2. 金属1和N阱（N+扩散区）或P衬底（P+扩散区）的 接触 3. N+电阻或P+电阻 4. 二极管N区（N+扩散区）或P区（P+扩散区） 5. 寄生PNP管N区（N+扩散区）或P区（P+扩散区） 6. Guarding（保护环）,Copyright by Mo Bing,active 华侨大学厦门专用集成电路系统重点实验室,P+/N+扩散区 Nwell,poly,版图层次定义 Pwell Active,Poly P+ implant N+ impant Omicontact Metal P+ implant,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Pwell SiO2 Ptype Si,MASK P+,场氧,场氧,场氧,poly,版图层次定义 光刻胶,P+/N+扩散区,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Pwell SiO2 Ptype Si,MASK P+,场氧,场氧,场氧,poly,版图层次定义 光刻胶,P+/N+扩散区,SiO2,Copyright by Mo Bing,P+/N+扩散区,Ptype Si 华侨大学厦门专用集成电路系统重点实验室,Pwell SiO2,场氧,场氧,场氧,版图层次定义 光刻胶,poly,P+ implant,S/D,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,active,P+/N+扩散区 Nwell,poly,N+ impant,版图层次定义 Nwell Active Poly P+ implant N+ impant Omicontact Metal,SiO2,Copyright by Mo Bing,Ptype Si 华侨大学厦门专用集成电路系统重点实验室,Pwell SiO2,场氧,场氧,场氧,poly,光 P+/N+扩散区 MASK N+ 光刻胶,S/D,SiO2,Copyright by Mo Bing,Ptype Si 华侨大学厦门专用集成电路系统重点实验室,Pwell SiO2,场氧,场氧,场氧,poly,光 P+/N+扩散区 MASK N+ 光刻胶,S/D,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,P+/N+扩散区,Ptype Si,Pwell,SiO2,场氧,场氧,场氧,S/D,poly,版图层次定义 N+ implant 光刻胶,N+ 接触,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Contact,接触形成的工艺的目的是在所有的硅的有源区和 Poly形成金属接触，这层金属接触可以使硅和随后淀积 的金属导电材料更加紧密的结合。,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,active,Contact Nwell,poly,N+ impant,omicontact Nwell Active,Poly P+ implant N+ impant Omicontact Metal P+ implant,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Contact,Ptype Si,Pwell,SiO2,版图层次定义 MASK,Omicontact,场氧,场氧,场氧,poly,S/D,N+ 接触,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,P+/N+ CON 金属 通孔,P+/N+扩散区 接触孔 金属层(Metal) 通孔（VIA）,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,Metal,接触孔硅化后，在晶圆上淀积掺铜的铝层，淀积金属 后的晶圆涂上光刻胶并采用金属掩膜版光刻，去除不需要 的金属，形成互连结构。现代工艺中一般包含多层金属：,Copyright by Mo Bing,active 华侨大学厦门专用集成电路系统重点实验室,Metal Nwell,poly,metal,omicontact Nwell Active,Poly P+ implant N+ impant Omicontact Metal P+ implant,SiO2,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Metal,Ptype Si,Pwell,SiO2,场氧,场氧,场氧,poly,S/D,N+ 接触,metal,metal,metal,版图层次定义 MASK metal,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,P+/N+ CON 金属 通孔,P+/N+扩散区 接触孔 金属层(Metal) 通孔（VIA）,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图层次定义,通孔VIA,层间介质充当各层金属以及第一层金属与硅之间的 介质材料。层间介质上有许多小的通孔，这些层间介质 为相邻的金属层之间提供了电学通道。通孔中常用导电 金属（比如钨）来填充，形成金属层间的电学通路。,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,本章主要内容 版图层次定义,版图设计规则 简单反相器版图,Layout,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,版图设计规则,设计规则,CSMC 0.5um Double Poly Triple Metal Mixed Signal Technology Topological Design Rule Process information,Process Name:,6S05DPTM(T)SDXXXX (have P-plug photo layer),6S05DPTM(T)ADXXXX (not have P-plug photo layer) Technology: 0.5um Number of Poly Layers: 2 Number of Metal Layers: 3 Process Description: Generic 0.5um Si Gate CMOS Twin Well Double Poly Triple Metal Mixed Signal Process Poly Gate Type: Polycide Gate (Poly1) Voltage Type: 35V,版图设计规则 华侨大学厦门专用集成电路系统重点实验室,NWELL 光刻胶 Copyright by Mo Bing,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,P+,N+,NWELL,b,c,d,N+ e a,g f,版图设计规则 P+ h c,版图设计规则 华侨大学厦门专用集成电路系统重点实验室,有源区（TO） Copyright by Mo Bing,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,P+,N+,N+,P+,有源区（TO）,C.1,版图设计规则 C.2 P+ a,a,C.4 P+ C.2,N+ C.3 C.1,b.2,b.1 N+,版图设计规则 华侨大学厦门专用集成电路系统重点实验室,Poly1 Copyright by Mo Bing,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Poly1,版图设计规则 e,e,f,g,b,d,b,c,g,b,a,Copyright by Mo Bing,版图设计规则,TO,IM,IM,IM,POLY2,Poly2阻挡层,d,c POLY2,g POLY1 华侨大学厦门专用集成电路系统重点实验室,a,b,f,e,Copyright by Mo Bing,华侨大学厦门专用集成电路系统重点实验室,Poly2,版图设计规则 c,i,g/h,b,a,e,d,版图设计规则 华侨大学厦门专用集成电路系统重点实验室,P+扩散区 Copyright by Mo Bing,Copyright by Mo Bing,华