关 键 词：

大学 数字 电子技术 陈仲林 课件 ppt

资源描述：

大学数字电子技术-陈仲林-课件PPT,大学,数字,电子技术,陈仲林,课件,ppt

内容简介：

第2章 集成逻辑门学习要点：典型TTL逻辑门的内部组成及工作原理 常用CMOS门的组成常用集成逻辑门系列及使用注意事项第2章 集成逻辑门退出2.1 TTL与非门2.2 OC门和三态门2.3 CMOS集成逻辑门 2.4 集成逻辑门的使用2.1 TTL与非门2.1.1 TTL与非门的工作原理2.1.2 TTL与非门的电压传输特性及主要参数 集成电路是把若干个有源器件和无源器件及其导线，按照一定的功能要求制作在同一块半导体芯片上的产品目前，最常用的集成逻辑门电路是TTL门和CMOS门，但是不管用哪种技术实现，逻辑门电路的逻辑功能都是相同的。2.1 TTL与非门TTL门电路 是目前双极型数字集成电路中使用最多的一种，由于这种数字集成电路的输入端和输出端的结构形成都采用了半导体三极管，所以一般称为晶体管晶体管逻辑门电路，简称TTL门电路。 2.1.1 TTL与非门的工作原理1电路组成下图所示是TTL与非门的基本电路，它由三部分组成。 输入级中间级输出级2工作原理（1）输入端A、B、C中至少有一个为低电平的情况。当输入端至少有一个为低电平时，VT1的发射结正向导通，其基极电位UB=1V。要使VT1集电结以及VT2和VT5发射结导通，必须使3个PN结正偏，即VT1的基极电位UB2.1V， 现在UB仅为1V，故VT2、VT5截止，它的集电极电位约等于电源电压5V，因此VT3、VT4构成的复合三极管必然导通，VT4的输出端Y的电位UOH=5-0.7-0.7=3.6V，即输出高电平（3.6V）。（2）输入端A、B、C全为高电平（3.6V）的情况。当输入端全部接高电平（3.6V）时，VT1的基极电位UB最高也不超过2.1V，因为此时VT1集电结以及VT2、VT5发射结把VT1基极电位限制在2.1V，故VT1发射结反偏截止。而VT2、VT5基极有电流就饱和，所以VT5的输出端Y的电位UOL=0.3V，即输出低电平。下表列出了在输入不同的情况下TTL与非门各管的状态。注意：倒置运用时晶体管发射结反偏，集电结正偏，电流放大倍数只有0.05左右。数字电路中规定电压值大于2.7V为高电平，即通常所认为的“1”；电压值小于0.5V为低电平，即通常所认为的“0”。据此可将上表中输入输出情况列出真值表如下所示。与非门的逻辑真值表根据真值表可以得到与非门电路的逻辑表达式为（3）输入端悬空时的情况。输入端全部悬空或某一输入端悬空的效果同输入端接入逻辑高电平1相同，即悬空相当于1。 实际电路中，虽然输入端悬空相当于逻辑1，但易引入干扰，较好的办法是将悬空端直接接电源VCC或把多余端与其他端并联使用。2.1.2 TTL与非门的电压传输特性及主要参数1电压传输特性电压传输特性是指输入从零逐渐增加到高电平时输出电压随输入电压变化的特性，通常用电压传输特性曲线来表示。TTL与非门的电压传输特性测试电路及测试曲线如下图。曲线分为四段:：（1）AB段（截止段）。当输入电平时，VT5截止，VT4饱和，电路输出高电平。（2）BC段（线性区）。当时，VT4和VT5有一管处于放大状态，输出电压随输入电压的增大而线性下降。（3）CD段（转折区）。线性区结束后，继续上升，输出电压突然下降到0.3V，实现高低电平转换。（4）DE段（饱和区）。这时输出电平不再变化，但是电路内部的变化仍在继续进行。在逻辑电路中，TTL与非门通常工作于AB段（截止区）和DE段（饱和区）。 2主要参数（1）输入高电平VON。（2）输出低电平VOL。（3）阀值电压VTH。（4）开门电平VON和关门电平VOFF。（5）噪声容限VN。（6）扇入系数NI。（7）扇出系数NO。（8）平均传输延迟时间tpd。 门电路的传输延迟时间波形图： 2.2 OC门和三态门 在TTL逻辑门电路的系列产品中，除了与非门外，还有非门、或非门、与或非门、异或非门等，此外还有两种特殊的门电路：OC门和三态门。 2.2.1 OC门1OC门电路将TTL与非门中的三极管VT3和VT4去掉，以一个外接电阻RL和电源取代，来实现与非门逻辑功能，此电路称为集电板开路与非门（简称OC门）。OC门的主要用途（1）线与。从下图可以看出，当所有OC门的输出都是高电平时，电路的总输出Z才为高电平，而当任一个OC门输出为低电平时，总输出就是低电平。逻辑表达式为从表达式中可知，此电路通过输出线的连接，相当于在输出端加了一个与门，最终实现了与逻辑功能，称为“线与”。（2）电平转移。在需要更高电平输出的情况下，可按右图连接，当电路输入低电平时输出管截止，输出高电平10V，实现了电平的转移。（3）用作驱动电路。利用OC门在电路中的灵活性，可直接用它驱动指示灯、继电器、脉冲变压器等，其连接如下图所示。 2.2.2 三态门（简称TSL门）三态门是在与非门的基础上加控制电路构成的。在控制电路的作用下，它的输出端有三种状态：门导通，输出低电平；门截止，输出高电平；高阻态，或称禁止态，此时输出端相当于悬空。 1工作原理A、B为数据输入端，F为输出端，EN为控制输入端（使能端）。 （a）图是控制端EN高电平有效的三态门。（b）图是控制端低电平有效的三态门。2.三态门的用途 三态门在计算机数据总线结构中有着广泛的应用。 如下图三态门的总线连接，可以分时传送各路信号。另一个用途是双向传输，如下图。 2.3 CMOS集成逻辑门在三极管中参与导电的载流子是自由电子和空穴两种，而金属氧化物半导体场效应管（MOS）中只有一种载流子参与导电，所以MOS管又叫单极型三极管。 2.3.1 MOS管的开关特性CMOS集成电路主要使用的是增强型MOS管 N沟道增强型MOS管，当栅源电压uGSUT时，漏极和源极之间开始导通，此时相当于开关的闭合。当uGSUT时，开关闭合；当uGSUT时，开关断开。 2.3.2 CMOS反相器COMS反相器有一个P沟道增强型MOS管和一个N沟道增强型MOS管构成。 2.3.3 CMOS传输门1CMOS传输门CMOS传输门是一个由传输信号控制的开关。 （1）电路结构。如图所示，CMOS传输门是由一个增强型NMOS管VT1和一个增强型PMOS管VT2并接而成。2、CMOS模拟开关COMS传输门除了可以传输数字信号以外，还可以传输模拟信号 电路图及逻辑符号如下：2.4 集成逻辑门的使用除了TTL和CMOS门电路之外，还有其他几种常用的门电路，其性能表如下： 2.4.1 集成逻辑门系列介绍集成逻辑门的类型 （1）00：四个2输入与非门。（2）02：四个2输入或非门。（3）04：六个反相器（非门）。（4）08：四个2输入与门。（5）10：三个3输入与非门。（6）11：三个3输入与门。（7）20：二个4输入与非门。（8）21：二个2输入与门。（9）27：三个3输入或非门。（10）30：单个8输入与非门。（11）32：四个2输入或门。（12）86：四个输入异或门。（13）133：单个13输入与非门。CMOS系列 CMOS系列根据提供的直流电源电压的不同可分为两类：5VCMOS和3.3VMOS 。根据两种不同电压类型提供了各自的CMOS逻辑门系列产品。这些系列产品根据性能特征的不同分为74系列和54系列。 74系列属于通用系列，一般用于民用工业；54系列是为满足军事需要而设计的产品，将可靠性、功耗、体积等因素放在优先位置考虑。 基本5VCMOS系列及其名称如下：（1）74HC、74HCT：高速CMOS（High-speed CMOS），T表示与TTL兼容，表示逻辑功能识别数字。74AC、74ACT：先进CMOS（Advanced CMOS）。 （2）74AHT、74AHCT：先进高速CMOS（Advanced High-speed CMOS）。基本3.3VCMOS系列及名称如下：（1）74LV、74LVC：低压CMOS（Low-Voltage CMOS）。（2）74ALVC：先进低压CMOS（Advanced Low-Voltage CMOS）。除了以上74系列，目前还有在使用的早期低速CMOS器件即4000系列。 3TTL系列TTL系列的最大优点就是相对于CMOS来说静电放电不敏感 基本的TTL系列及名称如下：（1）74：标准TTL（standard TTL）。（2）74S：肖特基TTL（Schottky TTL）。（3）74AS：先进肖特基TTL（Advanced Schottky TTL）。（4）74LS：低耗肖特基TTL（Low-power Schottky TTL）。（5）74ALS：先进低耗肖特基TTL（Advanced Low-power Schottky TTL）。（6）74F：快速TTL（Fast TTL）。2.4.2 TTL逻辑门使用中注意的问题1电源电压TTL逻辑门对电源电压要求比较严格，只允许在+(50.5)V范围内工作 ，严禁颠倒电源极性，以防损坏集成电路。 2多余输入端的处理TTL门电路输入端接地可看作接低电平，悬空可看作接高电平。根据这一点逻辑关系，可以对多余输入端进行处理。但是为了避免干扰，一般不允许多余输入端悬空。“与门”（即与门、与非门、与或非门等）多余输入端的处理方法如图所示，可使多余输入端通过一个1k电阻接到电源正极（高电平），或与其他输入端并接。“或门”（即或门、或非门等）多余输入端的处理方法如图所示，可使多余输入端接地（低电平），或与其他输入端并接。与门处理方法或门处理方法3输出端TTL集成电路的输出端不允许直接接地或直接接+5V电源，否则将导致器件损坏。 2.4.3 CMOS逻辑门使用中应注意的问题1电源问题CMOS集成电路的工作电源电压一般在318V，但当系统中有门电路的模拟应用时，最低工作电压则不应低于4.5V。CMOS有微功耗的特点，所以特别适应于电池做电源或备用电源。 2多余输入端的处理CMOS电路的输入端不允许悬空，与门 、与非门等的多余输入端接高电平；对于或门、或非门等的多余输入端接低电平。多余输入端最好不要与其他输入端并接，以免增加输入端的电容量，降低工作速度。3输入信号CMOS集成电路在未接电源VDD以前，不允许输入信号，否则将导致输入端保护电路被损坏。4输出端CMOS集成电路的输出端不允许直接接电源VDD或VSS，以免损坏器件。一般情况下也不允许输出端并联形成大电路。但为了增加驱动能力，同一芯片上的输出端允许并联。 5CMOS器件的使用在安装电路、改变电路连接、插拔CMOS器件时，必须切断电源，否则CMOS器件很容易受到极大的感应或冲击电流而损坏。所有与CMOS电路直接接触的工具、测试设备必须可靠地接地。 注意：在存储和运输中，CMOS集成电路应用金属纸（如铝箔）包好，短路集成电路的管脚，装入金属盒内屏蔽。使用时，开封后要马上使用，以免静电击穿集成电路。小 结常用的集成逻辑门电路