资源目录
压缩包内文档预览：(预览前20页/共43页)
编号：21835832
类型：共享资源
大小：16.19MB
格式：ZIP
上传时间：2019-09-06
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
25
积分
- 关 键 词：
-
大学
数字
电子技术
陈仲林
课件
ppt
- 资源描述：
-
大学数字电子技术-陈仲林-课件PPT,大学,数字,电子技术,陈仲林,课件,ppt
- 内容简介：
-
第7章 集成时序电路的应用,学习要点： 计数器、寄存器的分类 集成计数器芯片的功能分析及其应用 集成寄存器芯片的功能分析及其应用,第7章 集成时序电路的应用,7.1 计数器,7.2 寄存器,退 出,7.1 计数器,7.1.1 计数器的分类,7.1.2 集成同步计数器功能分析及应用,7.1.3 集成异步计数器功能分析及应用,计数器在运行时，所经历的状态是周期性的，即总是在有限个状态中循环，将一次循环所包括的状态总数称作计数器的“容量”或“模”。,计数器： 用于实现累计输入脉冲个数功能的时序电路。,除计数功能外，计数器还可用于定时、分频、测速、程序控制等。,7.1.1 计数器的分类,按CP脉冲输入方式可分为: 同步计数器、异步计数器,按逻辑功能可分为： 加法计数器、减法计数器、可逆计数器,按计数的进制可分为： 二进制计数器、非二进制计数器,按计数集成度可分为： 小规模集成计数器、中规模集成计数器,说明：二进制计数器的模是2的整数次幂，即满足模N=2n（n代表计数器中触发器的个数）；而非二进制计数器的模是任意整数。,7.1.2 集成同步计数器的功能分析及应用,常用集成同步计数器芯片,1、集成同步计数器74LS161,74LS161是同步四位二进制加法计数器 其逻辑符号如下所示：,Cr：异步清零控制端，低电平有效。,LD：同步置数控制端，低电平有效。,P、T：计数控制端,OC：进位输出端，高电平有效。,A、B、C、D：预置数端,LSB：最低位,MSB：最高位,QD、QC、QB、QA ：计数输出端,74LS161功能表,主要特点,1、计数输出端由高位到低位依次为QD、QC、QB、QA，每位的权值分别为8、4、2、1。 2、当Cr = 0时，输出QD QC QB QA不管处于何种状态将全部清零，且不需要CP 脉冲的控制（即清零与CP无关），称其为异步清零，因而在用Cr 端构成各种计数器时，存在过渡状态。 3、当LD=0时，只有当CP上升沿到来时，才能将DCBA端的预置数送入计数器，使QDQCQBQA = DCBA。由于预置数必须在CP的作用下才能完成送数功能，故称其为同步置数，在用LD 端构成各种计数器时，不会有过渡态。 4、当QDQCQBQA =1111即15时，OC输出为高电平1，即送出进位信号1；除此之外OC均输出低电平。 5、在Cr =LD=1（即清零和置数功能无效）的前提下，若P=T =1，则在CP上升沿的作用下，计数器实现同步四位二进制加法计数。 6、在Cr = LD = 1状态下，若P与T中有一个为0或都为0，则计数器处于保持状态，即输出QDQCQBQA端状态保持不变。,利用74LS161构成任意进制计数器,反馈归零法：是利用异步清零端Cr和与非门，将模N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到异步清零端Cr，使输出回零。即与非门各条连线的权值之和应等于要求的计数模值N，可简单记为 反馈数 = 计数模N,74LS161反馈归零法构成的十进制计数器 (a)十进制计数器逻辑电路；(b)状态图,例7-1 试用74LS161芯片，反馈归零法实现六进制计数器。,解：计数模为6，则反馈数= 6 = (0110)2，故应将QC、QB（权值分别为4和2，其和等于6）两个输出端信号接入与非门，与非门输出端与74LS161的Cr 端相连实现反馈清零。六进制计数器逻辑电路见下图 (a)，状态图见下图 (b)，其中0110为过渡状态。,(a),(b),预置数法:是利用同步置数控制端LD和预置数端DCBA实现计数回零的，与反馈归零法的区别在于，计数过程中不存在过渡状态，所以与非门各条连线的权值之和应等于要求的计数模值N再减去1，可记为 反馈数 = 计数模N - 1,74LS161预置数法构成的十进制计数器逻辑电路及状态图,例7-2试用74LS161芯片采用预置数法实现六进制计数器，要求计数初始状态为3即(0011)2。,解：计数模为6，且计数初始值为3，则有 反馈数-3 = 6-1 可得到反馈数= 8 = (1000)2 所以应将QD端经过一个反相器（非门）与LD端相连，预置数端DCBA应为 0011，其逻辑电路及对应的状态图如右图所示。,若计数状态不是从0000开始，可按以下公式计算为 反馈数-预置数 = 计数模N 1,进位输出置最小数法：是利用同步置数控制端LD和进位输出端OC，将OC端的输出经非门送到LD端，令预置数端DCBA输入计数状态中的最小数M所对应的二进制数，从而实现由M到15的计数，其中M = 24 -N（N为计数器的模）。 例如，十进制计数器N = 10，若计数状态中的最小数M = 24 -10 = 6 = (0110)2，即预置数端DCBA = 0110，则利用进位输出置最小数法构成的十进制计数器及其状态图如下所示，计数过程中也不会出现过渡状态。,例7-3 试用74LS161芯片，进位输出置最小数法实现六进制计数器。,解：计数模为6，所以最小数M = 24 6 =10= (1010)2，即DCBA = 1010。 进位输出OC端经非门与同步置数控制端LD相连，当计数到1111时，LD有效为低电平，将重新置最小数1010。 进位输出置最小数法构成的六进制计数器如图 (a)所示，图 (b)为其状态图。,级联法：一片74LS161可构成二进制到十六进制之间的任意进制计数器；利用两片74LS161，就可以构成十七进制到二百五十六进制之间的任意进制计数器。以此类推，可根据计数需要合理地选取芯片数量。以两个芯片的级联为例：先决定哪块芯片为高位，哪块芯片为低位，将低位芯片进位输出端OC与高位芯片的计数控制端P或T直接相连，两个芯片的CP端接一起由同一个计数脉冲控制，然后根据要求选取上述三种方法（反馈归零法、预置数法和进位输出置最小数法）之一，完成对应电路。 例如，用74LS161构成二十四进制计数器，因计数模N=2416，故需要两片74LS161芯片。采用反馈归零法实现的二十四进制计数器如下图所示，将24/16=1余8，把商“1”作为高位输出，余数“8”作为低位输出，对应产生的清零信号同时送到两个芯片的Cr端，从而实现二十四进制计数。,8,1,2、集成同步计数器74LS192,74LS192是同步十进制可预置数计数器 其逻辑符号如下所示：,Cr：异步清零控制端，高电平有效。,LD：异步置数控制端，低电平有效。,OC：进位输出端,QD、QC、QB、QA ：计数输出端,OB：借位输出端,A、B、C、D：预置数端,LSB：最低位,MSB：最高位,CP- ：减法计数脉冲输入端,CP+ ：加法计数脉冲输入端,74LS192功能表,主要特点,1、当Cr = 1时，不管其他输入端电平如何，都立即使QDQCQBQA = 0000，即不需要CP 就完成了清零功能，因而称为异步清零。可见，同74LS161一样，在使用74LS192反馈清零法构成计数器时，也存在过渡状态。 2、在不清零的前提下，即Cr = 0时，若LD端为低电平0，将立即把预置数DCBA送给QDQCQBQA，使QDQCQBQA = DCBA，此时也不需要时钟CP，故称为异步置数。尤其需要注意的是，由74LS192采用预置数法构成的计数器与采用反馈清零法构成的计数器一样存在过渡状态。 3、当计数脉冲CP由CP+ 端送入时，74LS192将实现由00001001（09）的递增计数，且当QDQCQBQA=1001（即加法计数到最大值9）时，进位输出端OC将送出一个进位负脉冲。 4、当计数脉冲CP由CP-端送入时，74LS192将实现由10010000的递减计数，且当QDQCQBQA = 0000（即减法计数到最小值0）时，借位输出端OB将送出一个借位负脉冲。 5、当无有效CP时，计数器处于保持状态，即输出QDQCQBQA端的状态保持不变。,例7-4 试用74LS192芯片，采用反馈归零法和预置数法分别实现六进制加法计数器（假设最小计数值为0）。,反馈归零法,由功能表分析知道，74LS192具有高电平有效的异步清零功能，故采用与门实现反馈清零，且由于存在过渡状态，所以有： 反馈数= 进位模数N = 6 = (0110)2 其电路如下图所示。,预置数法,由功能表知道，74LS192具有低电平有效的异步置数功能，故采用与非门实现反馈清零，并且也存在过渡状态，所以有 反馈数预置数 = 进位模数N = 6 = (0110)2 因为最小计数值为0，所以预置数等于0。 其电路如下图所示。,7.1.3 集成异步计数器的功能分析及应用,常用集成异步计数器芯片,74LS290为二五十进制异步计数器,其逻辑符号及功能表如下所示。,主要特点,1、异步置9功能。S91、S92为置9控制端，高电平有效。当S91 S92 =1（即S91、S92全为高电平）时，不论其他输入状态如何，计数器输出端QD QC QB QA =1001，由于与CP脉冲无关，故称为异步置9。 2、异步清零功能。R01、R02为清零控制端，高电平有效。当R01 R02 = 1（即R01、R02全为高电平），且S91 S92 =0（即S91、S92中至少有一个低电平）时，不论其他输入状态如何，计数器输出端QD QC QB QA = 0000，且也与CP脉冲无关，故称为异步清零。 3、计数功能。当S91 S92 =0且R01 R02 = 0（即R01、R02及S91、S92不全为1）时，输入计数脉冲CP（有效）时开始计数。,构成二进制计数器：计数脉冲CP由CP1端输入，QA端为计数输出端，实现由00000001的二进制计数。,构成五进制计数器：计数脉冲CP由CP2端输入，QDQCQB端为计数输出端，QD为高位，QB为低位，此时实现五进制计数，五个计数状态分别为000、001、010、011、100。,构成8421码十进制计数器：将QA和CP2相连，计数脉冲CP由CP1端输入，QDQCQBQA端为计数输出端，QD为高位，QA为低位，此时实现8421码十进制计数，十个计数状态分别为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001。,构成5421码十进制计数器：将QD和CP1相连，计数脉冲CP由CP2端输入，QAQDQCQB端为计数输出端，请注意QA为最高位，QB为最低位，此时实现5421码十进制计数，十个计数状态分别为0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。,若要用74LS290构成十进制以内的其他进制计数器，可以采用反馈归零法，如8421码六进制计数器如图所示，图中的与门也可以省略，直接将QB、QC分别与R01、R02相连即可。由于74LS290具有异步清零功能，所以采用反馈归零法构成其他计数器时存在过渡状态，故有反馈数=计数模N=6=(0110)2 。,若要用74LS290构成多位任意进制计数器，就得根据需要选取多个芯片。例如，用74LS290构成二十四进制计数器，就需要两片74LS290。先将两个芯片均连接成8421码十进制计数器，再决定哪块是高位芯片（十位，应计2），哪块是低位芯片（个位，应计4），将低位芯片的QD与高位芯片的CP1相连，然后采用反馈归零法就可以实现二十四进制计数。,2,4,7.2 寄存器,7.2.1 数据寄存器,7.2.2 移位寄存器,7.2.3 集成寄存器的功能分析及应用,7.2.1 数据寄存器,数据寄存器又称为数据缓冲存储器或数据锁存器，大多由D触发器和控制门组成。图为一个四位数据寄存器原理图，图中四个D触发器可以寄存四位二进制数D1、D2、D3、D4，由D触发器的特征方程Q n+1=D可以看出：只要CP脉冲的上升沿到来，加在数据输入端的四个数据D1D4就立即被送入寄存器中。此后，只要不出现CP上升沿，寄存器的内容将始终保持不变，从而达到了锁存数据的目的。,7.2.2 移位寄存器,单向移位寄存器,图为三位右移寄存器，由三个D触发器串联构成。当第一个CP上升沿到来时，由D触发器特征方程Q n+1 =D可得Q1n+1 =SR，Q2n+1=Q1n，Q3n+1 = Q2n；当第二个CP上升沿到来时，将使各数据继续右移一位。例如，假设初态Q1 Q2 Q3 =000，由SR送入的数据为011，当第一个CP上升沿到来时，Q1n+1 =SR =1、Q2n+1=Q1n =0、Q3n+1 = Q2n =0，即 Q1 Q2 Q3 =100；当第二个CP上升沿到来时，Q1n+1=SR =1、Q2n+1= Q1n =1、Q3n+1= Q2n=0，即Q1 Q2 Q3 =110；当第三个CP上升沿到来时，Q1n+1=SR =0、Q2n+1=Q1n =1、Q3n+1=Q2n=1，Q1 Q2 Q3 =011，至此已经将SR送入的数据011串行送入了三个触发器中，此后三个数据可由Q1、Q2、Q3并行输出，也可再来三个CP使这三个数据依次从Q3串行输出 。,注意,无论左移、右移，串行输入数据必须先送离输入端最远的触发器要存放的数据，否则会出现数据存放错误。,双向移位寄存器,图为四位双向移位寄存器。X是工作方式控制端。当X = 0时，实现数据右移寄存功能；当X=1时，实现数据左移寄存功能；DSL是左移串行输入端，DSR是右移串行输入端。,7.2.3 集成寄存器的功能分析及应用,集成四位数据寄存器74LS175,1、异步清零功能。Cr为清零端，低电平有效。当Cr = 0时，不管有无输入数据，也不管有无时钟脉冲CP，74LS175内部各触发器都将立即置0，故称其为异步清零。 2、并行输入、并行输出数据功能。当Cr = 1、CP为上升沿时，数据D0D3可并行输入寄存器中，使Q3Q2Q1Q0= D3D2D1D0，故该寄存器又可以称为并行输入、并行输出寄存器。 3、保持功能。当Cr = 1、CP为0时，各触发器保持原状态不变（即Q3Q2Q1Q0状态不变），寄存器处于保存数据状态。,集成四位双向移位寄存器74LS194,74LS194由四个D触发器组成，Cr为清零端，SL、SR分别是左、右移串行数据输入端，S1、S0是功能控制端，D0D3是并行数据输入端，Q0 Q3是数据输出端。,74LS194功能表,74LS194具体功能,1、异步清零功能。当Cr = 0时，不管其他输入的情况，也不管有无时钟脉冲CP，74LS194内部各触发器立即清零。 2、并行置数功能。当Cr =1、S1S0 =11时，在CP上升沿的作用下，74LS194可实现并行置数功能，即使得Q0Q1Q2Q3 = D0D1D2D3。 3、右移功能。当Cr =1、S1S0 =01时，74LS194实现右移功能。在CP上升沿的作用下，右移串行数据输入端SR送入的数据依次右移，即SR Q0 Q1 Q2 Q3。 4、左移功能。当Cr =1、S1S0 =10时，74LS194实现左移功能。在CP上升沿的作用下，左移串行数据输入端SL送入的数据依次向左移，即Q0 Q1 Q2 Q3 SL。 5、保持功能。在Cr = 1、S1S0 = 00或者Cr = 1、CP为0时，寄存器处于保持状态，即Q0 Q3状态不变。,74LS194的应用,构成环形计数器：把移位寄存器的一个输出端和它自己的串行输入端相连，就构成了环形移位寄存器（也称作环形计数器）。,74LS194构成的四位环形计数器及其状态转换图如图所示：,初态,工作过程,按下开关S，使S1S0 = 11，当CP1到来时，74LS194实现并行置数功能，使得Q0Q1Q2Q3 =D0D1D2D3 =0001；松开开关S后，S1S0 = 01，74LS194实现右移功能，每来一个CP自动右移一位。 由状态图可以看出，每来4个CP完成一次循环，即得到了模为4的计数器。如果从Q2端连到SR，并将预置数D0D1D2改为001，就可以构成三进制环形计数器。,规律,环形计数器的计数模M与构成闭环的触发器的个数n的关系为：M = n。,构成扭环形计数器：把移位寄存器的一个输出反相后和它自己的串行输入端相连，就构成了扭环形移位寄存器。这种器件常被用作计数器，因此也称作扭环形计数器。,74LS194构成的八位扭环形计数器及其状态转换图如图所示：,工作过程,预置数D0D1D2D3 = 0000，按下开关S，使得S1S0 = 11，74LS194并行送数使Q0Q1Q2Q3 =0000；然后松开开关S，有S1S0 =01，为右移功能，此时由于SR = Q3 ，故有图示的状态转换图，可见计数模为M = 8。 若要实现计数模M = 6，只要将Q2经过非门与SR相连，并将预置数D0D1D2改为000即可。,规律,扭环形计数
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号