资源目录
压缩包内文档预览：(预览前20页/共30页)
编号：21835832
类型：共享资源
大小：16.19MB
格式：ZIP
上传时间：2019-09-06
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
25
积分
- 关 键 词：
-
大学
数字
电子技术
陈仲林
课件
ppt
- 资源描述：
-
大学数字电子技术-陈仲林-课件PPT,大学,数字,电子技术,陈仲林,课件,ppt
- 内容简介：
-
第5章 触发器,学习要点： 基本触发器的结构及特点 触发器的功能描述方法 触发器的使用方法,第5章 触发器,5.1 基本触发器,退出,5.2 边沿触发器,5.1 基本触发器,5.1.1 基本RS触发器,5.1.2 钟控RS触发器,5.1.3 D触发器,退出,5.1.4 JK触发器,5.1.5 T触发器和T触发器,5.1.6 基本触发器的空翻和震荡现象,触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。,所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；根据触发方式的不同，可分为电平触发和边沿触发两种类型。,5.1.1 基本RS触发器,电路组成和逻辑符号,信号输入端，低电平有效。,工作原理,1,0,0,1,1 0,0,0,1,1,0,0 1,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,如下图所示，给定不同时刻的触发信号波形，可以得到触发器的状态变换波形。,波形图（时序图）,置1,置0,置1,置1,置1,保持,不允许,5.1.2 钟控RS触发器,逻辑图,逻辑符号,CP1时，工作情况与基本RS触发器相同。,特性表,钟控RS触发器的卡诺图,特征方程,状态图,5.1.3 D触发器,如图改变钟控RS触发器的连接，就构成了D触发器，这样就不会出现R和S端同时为1的禁止状态。,特征方程,状态图,5.1.4 JK触发器,电路图,代入钟控RS触发器的特征方程，即可得到主从JK触发器的特征方程：,将,真值表,状态图,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,时序图,逻辑符号,5.1.5 T触发器和T触发器,电路图,特征方程,当T=1时，触发器称为触发器，可得触发器的特征方程为,状态图,5.1.6 基本触发器的空翻和振荡现象,前面所介绍的触发器都是在CP=1期间触发信号有效，这种触发器称为电平触发或电位触发。如果CP=1时间维持较长，触发器就会出现空翻或振荡现象。,1空翻现象 空翻现象是指在CP=1期间触发器的输出状态翻转两次或两次以上，第一个CP=1期间Q状态的变化。,2振荡现象 对于JK触发器，当J=K=1时，在CP=1期间，触发器状态将在0和1之间不断翻转，这就是振荡现象。如图5-13所示的第二个CP=1期间波形。,空翻现象,振荡现象,5.2 边沿触发器,5.2.1 边沿触发JK触发器,5.2.2 触发器的直接置位与直接复位,退出,5.2.3 集成触发器,5.2.4 CMOS触发器,5.2 边沿触发器,为了解决电平触发器的空翻与振荡问题，集成电路大多数采用边沿触发，即仅在CP脉冲的上升沿或下降沿到来时，触发器才按其功能翻转，其余时刻均处于保持状态。,5.2.1 边沿触发JK触发器,符号图,波形图,上升沿触发的JK触发器,下降沿触发的JK触发器,画边沿触发器波形时应注意 :,（1）触发器翻转的时刻只可能发生在CP脉冲的上升沿或下降沿处，所以画波形时可对准CP的边沿处画虚线，在虚线处由J、K的状态决定触发器是否翻转。 （2）看虚线左侧的J、K值确定虚线右侧Q的状态。 （3）的波形与Q的波形是互补的，将Q的波形取反即可得到。,有些集成触发器的输入端往往不止一个，例如有的JK触发器的控制端有三个，且三个输入变量为相与的关系，输入控制信号为各输入信号相与，即 J=J1J2J3 K=K1K2K3,在设计JK触发器电路时，凡碰到多个输入控制信号相与的情况，可不必另画其他与门，直接利用触发器内部的与门即可。,5.2.2 触发器的直接置位与直接复位,绝大多数实际的集成电路触发器都带有直接置位端 端和直接复位端 端，又称直接置1、置0端。当 =0时，将立即置Q=1；同样当 =0时，将立即置Q=0，其工作不受时钟的控制且与触发器的其他输入信号无关。,下图为带有预置数端和清零端的D触发器符号及波形,符号图,波形图,5.2.3 集成触发器,74LS112为双下降沿JK触发器，其管脚排列图及符号如下,74LS74为双上升沿D触发器， 管脚排列如图,5.2.4 CMOS触发器,CMOS触发器与TTL触发器一样，种类繁多，在工作原理上CMOS触发器与TTL触发器基本相同。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发器）。,CC4027管脚图,使用时注意CMOS触发器的直接置位和直接复位端是高电平有效。使用时电源电压为318V。,小 结 （1）触发器是数字系统中极为重要的基本逻辑单元。它有两个稳定状态，在外加触发信号的作用下，可以从一种稳态转换到另一种稳态。触发信号消失后，仍维持其现态不变，因此，触发器具有记忆作用。 （2）集成触发器按功能可分为RS、JK、D、T、T等几种。其逻辑功能可用真值表、特征方程、状态图、逻辑符号图和波形图（时序图）来描述。 （3）触发器可分为高电平CP=1触发、低电平CP=0触发、上升沿触发、下降沿触发等四种触发方式。 （4）常用的集成触发器TTL型的有：双JK负边沿触发器74LS112、双D
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号