[课件资料]第三章 门电路

1,第三章门电路,介绍数字电路的基本逻辑单元电路门电路内容提要：半导体二极管门电路；CMOS/TTL门电路的输入特性和输出特性；门电路的应用；学习要求：CMOS/TTL门电路的基本参数及应用；扇出系数、OC门、三态门、OD门、传输门、模拟开关等；,2,第三章复习要点TTL、CMOS门电路的基本参数及应用（P156页）扇出系数OC门、三态门、OD门、传输门、模拟开关等的符号及特点,3.1概述,门电路：实现基本逻辑运算和复合逻辑运算的单元电路，如与门、或门、非门、与非门、或非门、与或非门、异或门。,正逻辑：高电平代表1；低电平代表0。,负逻辑：高电平代表0；低电平代表1。,注意：各种门电路的工作原理，只要求了解；外部特性和应用是学习的重点。,PN结+引线+封装构成,3.2半导体二极管门电路,二极管的结构：,3.2.1二极管的开关特性,导通,正向导通内阻为0；,3.2.1二极管的开关特性（续）,截止,反向内阻为无穷大,3.2.1二极管的开关特性（续）,VI=VIH=VCCD截止，VO=VOH=VCCVI=VIL=0D导通，VO=VOL=0,二极管开关电路,VCC,截止,VCC,0,导通,0,正向导通内阻为0；反向内阻为无穷大,二极管的正向导通压降,VON称为二极管的正向导通压降，通常表示为：VDF=0.7V,3.2.2二极管与门,规定3V以上为1,0.7V以下为0,电路的逻辑电平,电路的真值表,设VCC=5V加到A,B的VIH=3VVIL=0VVDF=0.7V,缺点：1.电平偏移大；2.负载能力差。,一般用作集成电路内部的逻辑单元,3.2.3二极管或门,规定2.3V以上为1,0V以下为0,加到A,B的VIH=3VVIL=0VVDF=0.7V,电路的逻辑电平,电路的真值表,缺点：1.电平偏移大；,一般用作集成电路内部的逻辑单元,二极管构成的门电路的缺点,电平有偏移带负载能力差只用于IC内部的逻辑单元无法制作具有标准化输出电平的集成电路,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,例3.5.2：,30,31,1.4,32,33,34,35,滞后,变坏,36,集电极开路输出的门电路（OC门）:,37,将几个OC门的输出端直接相连，实现线与逻辑。,38,39,40,41,42,总线结构,数据双向传输,1,工作,高阻态,0,工作,高阻态,43,T1和T2的开启电压,CMOS反向器的静态功耗极小,CMOS电路的基本结构形式,44,电压传输特性：输出电压随输入电压变化的曲线。,电流传输特性：漏极电流随输入电压变化的曲线。,45,接近理想开关特性,46,47,CMOS反相器输入噪声容限与VDD的关系：,48,49,50,51,MOS管的结构和符号,52,CMOS反相器的输入保护电路,53,负载电容,漏极开路输出门电路（OD门）,上拉电阻,注意：OD门工作时必须将输出端经上拉电阻接到电源上。,电路结构,逻辑符号,55,将几个OD门的输出端直接相连，实现线与逻辑。,CMOS传输门（双向器件，输入和输出端可互易使用）,T1和T2对称,互补的控制信号,双向器件,电路结构,逻辑符号,CMOS传输门的应用,组成各种复杂的逻辑电路,用反相器和传输门构成异或门电路,CMOS传输门的应用（续）,作模拟开关：传输连续变化的模拟电压信号,双向器件,CMOS双向模拟开关的电路结构和逻辑符号,59,CMOS三态门的应用,总线结构,数据双向传输,1,工作,高阻态,0,工作,高阻态,61,62,63,64,65,66,67,68,69,70,71,第三章作业：3.143.153.163.29,72,一、画波形图时，应将各个量在时间轴上对应画出二、CMOS，TTL门输入输出特性不熟悉,作业中出现的问题,73,习题类型与解题方法,COMS电路，题3.15,给出门电路输入的电压波形或逻辑状态，求输出的电压波形或逻辑状态。,1.不允许输入端悬空2.输入端经电阻接地=接低电平3.输入端经电阻接高电平=接高电平,TTL电路，题3.14,1.输入端悬空=接高电平2.经几十欧姆电阻接地=接低电平3.经几千欧电阻接地=接高电平,一、集成门电路逻辑功能的分析,74,题3.14指出图P3.14中各门电路的输出状态。已知这些门电路都是74系列TTL电路。,75,题3.15指出图P3.15中各门电路的输出状态。已知这些门电路都是74HC系列CMOS电路。,76,题3.8画出图P3.8(a),(b)中两个电路的输出电压波形。输入电压波形如图(c)所示。,77,二、输入特性和输出特性的应用,扇出系数,TTL电路扇出系数的计算，题3.16，例3.5.2P133,例3.5.5,一个门电路可以同时驱动某一种门电路的最大数目,解题方法和步骤,查IOL(max)/IOH(max)/IIL(max)/IIH(max)2.IOL=N1|kIIL(max)|=IOL(max)负载为或/或非门：k等于每个门的并联输入端数负载为与/与非