集成电路CAD期末复习题.pdf

集成电路集成电路 CADCADCADCAD 学习情境学习情境 1 1 1 1 在线习题：在线习题：N/PN/PN/PN/PMOSMOSMOSMOS 管版图设计管版图设计 一、一、单选题单选题 1. LVS 的作用是检查所设计的版图是否与所设计的（）完全一致。 结构图 电路性能 电路程序 线路图 2. 要想将版图中的金属2与金属1实现电连接，需要在它们之间加上（） 。 via poly_contact active_contact 都不需要 3. MOS 晶体管是一种（）控制器件。 电压 电流 电阻 电容 4. 即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，主要原因是 （） 。 版图仿真时参数选择上考虑了寄生效应 晶体管的性能与尺寸无关 实际是相同的，只是仿真的结果有误差 上述原因都不对 5. 根据版图设计规则中的（）最小宽度，可以确定器件最小沟道长度。 active poly metal1 n_well 6. 在 NMOS 管或 PMOS 管的仿真波形中，都会有（）损失的情况出现。 电流 电容 电压 电感 7. 版图设计规则，原因是器件的几何图形受加工精度的限制，物理学上对器件图形大小和（） 也 有要求。 精度 形状 间距 层次 8. 设计规则通常用图形的最小宽度、最小间隔、最小伸展和最小（）来表达。 长度 尺寸 形状 重叠 9. 下面的版图设计规则，有关源区与源区距离的规则是（） 。 Active toN-Select spacing Active toActive spacing Active toP-Select spacing Select Edge toActCnt 10. 版图设计规则是由集成电路芯片制造公司的（） ，根据本公司工艺线的能力确定的。 工艺工程师 测试工程师 设备工程师 都不是 二、判断题二、判断题 11. 衬底或阱也被称为 MOS 晶体管的体（body 或 bulk） 。 是 否 12. 在 n 阱 CMOS 工艺中，为保证电路功能，n 阱要接在电路的最底电位。 是 否 13.n 阱除了可以用于制作 PMOS 晶体管外，还可以用来做电阻。 是 否 14.PMOS 晶体管的速度要高于 NMOS 晶体管的速度，因为空穴的迁移率要比电子高。 是 否 15.N/PMOS 晶体管制作过程中带来的寄生效应是可以消灭的。 是 否 16. 设计中采用的晶体管最小尺寸，取决于选择制作 IC 的生产线的工艺水平。 是 否 17. 图形转移技术是集成电路主要工艺技术之一。 是 否 18. 光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。 是 否 19. 版图中的 active 是指晶体管的有源区。 是 否 20. 版图中的 poly_contact，作用是有源区与金属的接触孔。 是 否 学习情境学习情境 2 2 在线习题：在线习题：CMOSCMOS 倒相器版图设计倒相器版图设计 一、一、单选题单选题 1. CMOS 倒相器是将 NMOS 负载倒相器进行了改进， 负载管用了 PMOS 管， 这样改进的好处是电路()。 速度快 功耗低 易制造 体积小 2. PN 结二极管的电容，除了势垒电容外，还有扩散电容；对于势垒电容，PN 结二极管无论如何偏置均存 在，而对于扩散电容，则是当二极管（）时存在。 零偏 反偏 正偏 任意偏置 3. CMOS 倒相器电路的所有的电接触都是在芯片的()实现的。 反面 正面 侧面 任意面 4. 如果将一个 CMOS 倒相器的 W/L 设计的越大，那么它的容性驱动能力（） 。 越差 越好 不变 前面三个答案都不对 5. 现代集成电路制作工艺有三个主要的工艺技术， 下述工艺技术中， 不是这三个主要工艺技术的是 （） 。 掺杂技术 薄膜制作技术 图形转移技术 制版技术 6. 版图设计规则检查时，可以全部单元检查，也可以（） 。 多晶硅检查 金属检查 有源区检查 区域检查 7. MOS 晶体管的（）越大，则晶体管呈现的电阻越小。 精度 形状 间距 层次 8. 版图（）是验证版图设计的主要方法。 提取 仿真 测试 检查 9. 版图提取定义文件可以用来识别元件和元件（）的连接关系。 端口 管脚 导线 电极 10. 版图设计中各图层颜色是不同的，通常兰色代表（） 。 金属1 多晶硅 有源区 接触孔 二、判断题二、判断题 11. CMOS 倒相器工作时，电路没有瞬态功耗，但存在静态功耗。 （） 是 否 12.CMOS 倒相器版图中，需要在 N 阱中放置 N 有源区的原因是将 PMOS 管的衬底接地。 （ ） 是 否 13.CMOS 倒相器版图中， 需要在 P 型衬底中部分放置 P 有源区的原因是， 与 N 阱中的 N 有源区相互对称。 （） 是 否 14.半导体掺杂的扩散工艺，通常分为预淀积和再分布两个工艺步骤，在再分布过程中，扩散层的结深会增 加，扩散浓度会减少。 （） 是 否 15.LVS 是将 IC 线路图的 Schematic netlist 与 IC 版图的 Layout netlist 进行对比，通常不仅要求晶体 管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完全一致.() 是 否 16. 通常在设计 CMOS 倒相器时，P 管的 W/L 是 N 管的1/2，目的是将电路的低电平噪声容限提高。 （ ） 是 否 17. 光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来越高，特征尺寸越来越大， 对光刻的要求也越来越高。 （） 是 否 18.集成电路常用特征尺寸来评价集成电路生产线技术水平，如0.18um、0.13um 等，特征尺寸是指双极型晶 体管的基区宽度。 （） 是 否 19. 对于所设计的逻辑电路，电路的延迟时间由电路的关键路径（Critical Path）决定，因此关键路径上 器件尺寸的选取更为重要。 （ ） 是 否 20. 对于 CMOS 倒相器，电路的上升时间除了与输出端负载电容有关外，还与 PMOS 管的 W/L 有关。 （ ） 是 否 学习情境学习情境 3 3 在线习题：在线习题：CMOSCMOS 与非与非/ /或非门版图设计或非门版图设计 一、单选题一、单选题 1. CMOS 与非门中 NMOS 管是串联的，而 PMOS 管是（）的。 并联 串联 先串后并 先并后串 2. CMOS 或非门中 PMOS 管是串联的，而 NMOS 管是（）的。 串联 先串后并 先并后串 并联 3. 两输入 CMOS 与非门中，可以共用有有源区的是一个 NMOS 管的源和另一个 NMOS 管的（） 。 源 栅 漏 衬底 4. MOS 管共用有源区的好处是减少（） 。 面积 功耗 体电阻 电流 5. 对于 NMOS 管，其线路结构构成的原则是（） 。 串与并或 串并或与 串并均与 并与串或 6. 对于 N 个串联的 NMOS 管，与 CMOS 倒相器中的单个 NMOS 管相比，尺寸应（） 。 没变化 减少为1/N 增大 N 倍 不确定 7. 对于 N 个并联的 PMOS 管，与 CMOS 倒相器中的单个 PMOS 管相比，尺寸应（） 。 没变化 减少为1/N 增大 N 倍 不确定 8. CMOS 与非门的版图尺寸，高度应当与 CMOS 倒相器相同，而宽度通常会比 CMOS 倒相器（） 。 小 大 相同 不一定 9. CMOS 与或非门构成的原则，与 CMOS 与非/或非门（） 。 基本相同 不同 完全相同 都不对 10. CMOS 与非/或非门的静态功耗（） 。 不为零 为零 看具体情况定 都不对 二、判断题二、判断题 11. 集成电路芯片制造过程中，掩膜版的质量对芯片成品率的影响非常大，通常对掩膜版的要求整套版子 要互套精确。 是 否 12. 在进行电路线路图设计和版图设计后，可以利用 T-Spice 进行瞬时分析，在进行瞬时分析时，Vdd 和 Gnd 不需要加载。 是 否 13. 电路版图的瞬态仿真，是观察输出信号随输入信号的变化情况。 是 否 14.通常来说，电路版图仿真结果与电路线路图仿真结果是一致的。 是 否 15.版 图 设 计 规 则 检 查 时 ， 如 果 出 现 出 现 错 误 “PolyMinimumWidth=2Lambda: 8.000,-6.000-7.000,-6.000”，表示所编辑的多晶硅宽度太大了。 是 否 16. CMOS 与非门电路中，要求所有 PMOS 和 NMOS 管的衬底都接在电路最高电位。 是 否 17. 全 CMOS 电路中，NMOS 管和 PMOS 管的数量是相等的。 是 否 18. CMOS 或非门电路中，进行版图编辑时，通常电源线的金属宽度比一般金属宽度要宽。 是 否 19. 多晶硅自对准工艺，是 CMOS 集成电路中很少采用的工艺。 是 否 20. 对于 MOS 晶体管，正常工作时，电流是沿着与硅片表面垂直的方向流动的。 是 否 学习情境学习情境 4 4 在线习题：在线习题：CMOSCMOS 传输门版图设计传输门版图设计 一、单选题一、单选题 1. CMOS 传输门在传输（）信号时，有电压信号的损失。 高电平 低电平 高/低电平 上述答案都不对 2. 采用集成电路工艺制作出的 MOS 管，有许多无法消除的寄生电容，其中除了源与衬底、漏与衬底间的 PN 结电容外，还有（）的电容。 栅与衬底间 栅与氧化层间 源与氧化层间 氧化层与衬底间 3. CMOS 传输门传输信号时，NMOS 管和 PMOS 管栅上加的控制电压信号是（） 。 相同的 互补的 高电平 任意的 4. 在设计 CMOS 传输门电路版图时，NMOS 晶体管的衬底是要接（） 。 电路最高电平 电路最低电平 电路高、低电平之间 任意电平 5. 在设计 CMOS 传输门版图时，需要将 PMOS 管与 NMOS 管的有源区相连，采取的方法是用（）相连。 active poly metal1 n_well 6. 在 CMOS 传输门的设计过程中，N/PMOS 管的栅极控制电压是来源于（）输入控制信号。 一个 不同 两个 三个 7. 如果需要将版图图层中的多晶硅 poly 和金属 metal1 电连接，需要用（）来实现。 active_contact via poly_contact metal1_contact 8. 在对版图进行 DRC 检查时，如果出现如下问题，其原因是（） 。 Metal1 Overlap of Active Contact=0.6 Lambda:46.500,-8.500-46.500,-9.500 金属 1 与源区接触孔距离过大 金属 1 与源区接触孔距离太小 金属 1 没有有效覆盖源区接触孔 源区接触孔与金属 1 无关 9. 在版图编辑过程中，不可以用做连接线的图层是（） 。 active poly metal1 metal2 10. 对 CMOS 传输门电路版图的进行仿真，如果出现的问题是达不到需要的工作频率，通常采用的改进方法 是（） 。 减少后级负载电容 适当增加 MOS 管的 W/L 适当减少 MOS 管的 W/L 增加后级负载电容 二、判断题二、判断题 11. CMOS 传输门传输高电平时，没有阈值电压的损失（） 。 是 否 12.两个并联的 PMOS 管，在版图设计上可以共用一个 P 区，这个 P 区的作用是一个 PMOS 管的漏，同时还是 另一个 PMOS 管的源。 （） 是 否 13. 在 IC 版图设计中，为详细描述 PMOS 管，将其划分为 5 个部分：通道、源极断、漏极端、栅极端和基 板端，基板端是 N 型衬底或 N 阱。 （） 是 否 14.CMOS 传输门中，两个 MOS 管的多晶硅栅极是要连接在一起的。 （） 是 否 15.在 CMOS 传输门版图上，如果加入一个 CMOS 倒相器，并将倒相器的输入与输出端分别与传输门中两个 MOS 管栅极连接，可以构成一个 CMOS 同或门。 （） 是 否 16. CMOS 三态门可以用 CMOS 倒相器和 CMOS 传输门构成，三态门的第三态是高阻态。 （） 是 否 17. 进行 CMOS 传输门版图设计时，通常在电源线上走多晶硅以节省芯片面积。 （） 是 否 18.在进行 CMOS 传输门版图仿真时，需要对电源、地、输入数据和输出数据加载信号。 （） 是 否 19. CMOS 传输门版图中，NMOS 管的 W/L 是 PMOS 管 W/L 的一半，因为空穴的迁移率上电子迁移率的一倍。 （） 是 否 20. 在设计集成电路版图时，功耗和速度对于器件尺寸选取的要求是矛盾的，因此要进行综合考虑和平衡。 （） 是 否 方块电阻方块电阻 半导体扩散薄层的方块电阻 R R = =L/L/ dW=(dW=(/d)L/W/d)L/W 薄层导体的电阻 R 与 L/W 成正比，比例系数/d 称为方块电阻(用 R 表示)，单位为欧姆。 R R = = /d/d R=R= R R L/W L/W 当 L=W 时，有 R=R。这时 R表示一个正方形的薄层电阻,它与正方形边长的大小无关, 只与半导体的掺杂水平和掺杂区的结深有关。 版图设计基础版图设计基础 1.1. 版图设计的内容是什么？版图设计的内容是什么？ 布局：安排各个晶体管、基本单元、复杂单元在芯片上的