VHDL洗衣机控制器.doc

北京邮电大学信息与通信工程学院 数字电路与逻辑设计综合实验实验报告实验名称：洗衣机控制器班级：* 班内序号：* 姓名：*学号：* 数电设计综合实验洗衣机控制器一 设计课题的任务要求设计制作一个全自动洗衣机的控制器：l 洗衣机的工作步骤为洗衣、漂洗和脱水三个过程，工作时间分别为：洗衣20秒，漂洗30 秒，脱水15 秒；l 用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程；l 用显示器件显示洗衣机的工作状态（洗衣、漂洗和脱水），并倒计时显示每个状态的工作时间，全部过程结束后，应提示使用者；l 用一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前保留的状态；l 选做：三个过程的时间有多个选项供使用者选择。l 选做：可以预约洗衣时间。l 选做：自拟其它功能。二 系统设计（包括设计思路、总体框图、分块设计）u 设计思路首先从题目进行分析，采用VHDL模块化的设计方法来进行洗衣机控制器的设计，即自顶向下，从系统总体要求出发，自上至下地将设计任务分解为不同的功能模块，最后将各功能模块连接形成顶层模块，完成系统硬件的整体设计。本控制器基本功能描述：洗衣机控制器可工作于六种模式下:数字钟模式、单洗涤、单漂洗、单脱水、漂洗十脱水、洗涤十漂洗+脱水，可以使洗衣机控制器工作在任意一种模式，并显示出洗衣机的工作状态和剩余工作时间，在剩余时间结束后有报警声提示使用者，并且可实现暂停洗衣和继续的功能，此外，加入了附加功能，可自选三个过程使用时间，并加了一个数字钟模块。最后我的洗衣机控制器分为了控制器模块、分频器模块、模式切换模块、数字钟模块，数字钟模式下的确认模块，洗衣、漂洗、脱水下的开始暂停模块，数码管显示模块，防抖动模块，蜂鸣器模块。【设计过程】： 1）审题，初步确定思路。2）用VHDL语言进行编程。3）适时对程序进行修改。4）编译成功后，进行仿真，观察波形图。5）将程序下载到实验板上，调试各功能。6）通过计算机仿真和下载调试，发现问题，返回原程序进行修改。7）进行总体的调试。u 总体框图设计框图：(以下为洗衣机系统的RTL图)Page1:Page2:Page3:Page4:Page5:洗衣机系统结构框图：modelclearupdownchoosepausesure数码管LED灯洗衣机控制器逻辑方框划分图：控制器模块数字钟模块蜂鸣器模块分频器模块模式切换模块暂停模块确认模块时钟显示模块防抖动模块数字钟模式单洗衣模式单漂洗模式单脱水模式漂洗脱水模式洗漂脱模式model上升沿model上升沿model上升沿model上升沿model上升沿model上升沿MDS图：u 分块设计 控制器模块：此模块是本程序的核心部分，通过component和port map协调底层模块之间信号传递。在执行过程中，控制模块根据当前的model_tmp选择执行相应的模式，实现倒计时并实现数字钟模式之外的模式的时间调整(up、down)，并控制蜂鸣器的标志信号，产生一个持续5秒的报警声提示使用者，而不会一直响下去。 分频器模块：分频模块把晶振来的频率分为500HZ、100HZ、1HZ传给控制器。1HZ用于倒计时，500HZ作为数码管的扫描信号，使各个数码管依次点亮，100HZ作为防抖动模块的输入信号。 模式切换模块：通过一个计数器计数model按下的次数，确认当前的模式，显示在对应的LED灯上，并将当前的模式和当前模式下用到几个数码管（设两位为一个）传给控制器。 数字钟模块：这是一个相对比较独立的模块，是洗衣机的扩展功能，在没有洗衣服的时候显示时间，可以从数字钟模式切换到洗衣服的模式，并且洗完衣服后还可以切换回到数字钟模式。 数字钟模块下的确认模块： 在数字钟调好时间后，按下确认键数字钟开始走，再次按下可以重新调时。 洗衣、漂洗、脱水下的开始暂停模块：在除了数字钟之外的模式的时候，可以在任何时候按下开始/暂停键则洗衣机保存当前状态，停止倒计时，再次按下则洗衣机重新开始工作。 数码管显示模块：将控制器送来的各个数码管对应的数值显示，既用于数字钟模式下的，也用于洗衣机的各种模式下的。 防抖动模块：当需要用到按键时候，需要将按键进行消抖，将消抖之后的信号作为实际使用的信号。 蜂鸣器模块：在单洗衣、单漂洗、单脱水等模式下，洗衣机结束洗衣服的时候，蜂鸣器响5s提示使用者。三 仿真波形及波形分析1. 数字钟模块仿真波形(1)sure_tmp是1时候，数字钟波形h_1、h_2、m_1、m_2、s_1、s_2分别是数字钟时的高位、时的低位、分的高位、分的低位、秒的低位、秒的低位，clk_1是1HZ时钟信号。由波形分析可知，当sure_tmp是1时，在clk_1时钟上升沿到来时，秒的低位加1，加到9时进位，分、时情况类推。(2) sure_tmp是0时候，数字钟调时波形choose_tmp是选择当前要操作调时的是时、分还是秒，up、down是实现数值加减，高电平有效。由波形分析可得，在时钟clk_1的上升沿到来时，若up(down)是高电平，则实现加1(减1)，到9进位，对于choose_tmp是1、2，down是高电平时候情况类似。2. 数码管显示模块仿真波形(1)数码管选通信号波形： clk_500为500HZ信号，cat为数码显示管的选通信号。在实验中，使用了6个数码显示管。由上面的波形分析，在某个时刻只有一个数码管被点亮，循环点亮各个数码管，当频率足够高时候，看上去就犹如一起点亮。(2)数码管对应09各码段波形为方便观察，将H1，H2，M1，M2，S1，S2设置为一样的数值，从09。虽然波形有毛刺，但仍然可以看出，09分别对应数码管的码段值为：1111110,0110000,1101101,1111001,0110011,1011011,1011111,1110000,1111111,1111011。3. 防抖动模块波形 clk是100HZ信号，key是输入的有抖动的波形，dmc是输出的防抖动之后的波形。由上面波形分析， 防抖动模块有效地消除了毛刺，使得到的是一个波形较好但占空比小的方波。4. 数字钟模式下的确认模块波形： 由上面波形可以看出，sure键按下一次则sure_tmp翻转一次。5. 洗衣、漂洗、脱水下的开始暂停模块由上面波形可以看出，pause键按下一次则pause_tmp翻转一次。6. 模式切换模块下LED灯显示波形：由上面波形来看，model键每按下一次，LED灯循环一位（高电平点亮），用6个LED灯来显示洗衣机的6种工作模式。四 源程序（1）控制器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY test1 IS-最顶层实体定义-PORT (clk:IN STD_LOGIC;clear:IN STD_LOGIC;up,down,choose,sure,model,pause:IN STD_LOGIC;DISP:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);beep:OUT STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);CAT:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);END test1;ARCHITECTURE xyj OF test1 IS-最顶层结构体定义-信号定义开始-clk_500,clk_1,clk_x分别对应500HZ信号，1HZ信号，100HZ信号-sure_tmp:数字钟模式下的标志信号，1表示数字钟开始，0表示暂停-pause_tmp:开始暂停的标志信号，1开始0暂停-choose_tmp:对应当前被选中的数码管-h_1,h_2,m_1,m_2,s_1,s_2:用来保存在数字钟模式下的时分秒-hx_1,hx_2,mx_1,mx_2,sx_1,sx_2:用来保存在洗衣漂洗脱水等模式下的时间-H1,H2,M1,M2,S1,S2:对应从左到右6位数码管的每一位-model_tmp:对应当前模式-beep_flag:蜂鸣器是否响了5秒的标志信号-cl_beeper:cl_beeper的0、1决定beep_flag的1、0-SIGNAL clk_500,clk_1,clk_x,sure_tmp,pause_tmp:STD_LOGIC;SIGNAL choose_tmp:INTEGER RANGE 0 TO 2;SIGNAL h_1:INTEGER RANGE 0 TO 9;SIGNAL m_1,s_1:INTEGER RANGE 0 TO 9;SIGNAL h_2,m_2,s_2,hx_1,hx_2,mx_1,mx_2,sx_1,sx_2:INTEGER RANGE 0 TO 9;SIGNAL H1:INTEGER RANGE 0 TO 9;SIGNAL H2:INTEGER RANGE 0 TO 9;SIGNAL M1,S1:INTEGER RANGE 0 TO 9;SIGNAL M2,S2:INTEGER RANGE 0 TO 9;SIGNAL model_tmp:INTEGER RANGE 0 TO 5;SIGNAL beep_flag:STD_LOGIC;SIGNAL cl_beeper:STD_LOGIC;-信号定义结束-COMPONENT定义开始-COMPONENT CLOCK-CLOCKPORT(clk_1,up,down,sure_tmp:IN STD_LOGIC;h_1:OUT INTEGER RANGE 0 TO 9;h_2:OUT INTEGER RANGE 0 TO 9;m_1,s_1:OUT INTEGER RANGE 0 TO 9;m_2,s_2:OUT INTEGER RANGE 0 TO 9;choose_tmp:IN INTEGER RANGE 0 TO 2);END COMPONENT;COMPONENT clk_div-clk_divPORT(clear,clk:IN STD_LOGIC; clk_500,clk_1,clk_x:OUT STD_LOGIC);END COMPONENT;COMPONENT SHOW-SHOWPORT(clk_500:IN STD_LOGIC;clear:IN STD_LOGIC;H1:IN INTEGER RANGE 0 TO 9;H2:IN INTEGER RANGE 0 TO 9;M1,S1:IN INTEGER RANGE 0 TO 9;M2,S2:IN INTEGER RANGE 0 TO 9;CAT:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);DISP:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END COMPONENT;COMPONENT SET_PAUSE-SET_PAUSEPORT(clear,pause,clk_x:IN STD_LOGIC; pause_tmp:OUT STD_LOGIC);END COMPONENT;COMPONENT SET_MODEL-SET_MODELPORT(model,clear,clk_x:IN STD_LOGIC; choose:IN STD_LOGIC; model_tmp:OUT INTEGER RANGE 0 TO 5; LED:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); choose_tmp:OUT INTEGER RANGE 0 TO 2);END COMPONENT;COMPONENT SET_SURE-SET_SUREPORT(sure,clk_x:IN STD_LOGIC; sure_tmp:OUT STD_LOGIC);END COMPONENT;COMPONENT SET_BEEP-SET_BEEPPORT(clk_1,clk_x:IN STD_LOGIC; model:IN STD_LOGIC; clk_500:IN STD_LOGIC; beep_flag:IN STD_LOGIC; cl_beep:OUT STD_LOGIC; beep:OUT STD_LOGIC);END COMPONENT;-COMPONENT定义结束-BEGIN-PORT MAP定义开始-u1:CLOCK PORT MAP(clk_1=clk_1,up=up,down=down,sure_tmp=sure_tmp,h_1=h_1,h_2=h_2,m_1=m_1,m_2=m_2,s_1=s_1,s_2=s_2,choose_tmp=choose_tmp);u2:clk_div PORT MAP(clear=clear,clk=clk,clk_500=clk_500,clk_1=clk_1,clk_x=clk_x);u3:SHOW PORT MAP(clk_500=clk_500,clear=clear,H1=H1,H2=H2,M1=M1,M2=M2,S1=S1,S2=S2,CAT=CAT,DISP=DISP);u4:SET_PAUSE PORT MAP(clk_x=clk_x,clear=clear,pause=pause,pause_tmp=pause_tmp);u5:SET_MODEL PORT MAP(clk_x=clk_x,model=model,clear=clear,choose=choose,LED=LED,choose_tmp=choose_tmp,model_tmp=model_tmp);u6:SET_SURE PORT MAP(clk_x=clk_x,sure=sure,sure_tmp=sure_tmp);u7:SET_BEEP PORT MAP(beep_flag=beep_flag,clk_1=clk_1,clk_x=clk_x,model=model,clk_500=clk_500,cl_beep=cl_beeper,beep=beep);-PORT MAP定义结束-main:PROCESS(clear,up,down,clk_1)BEGINIF clear=1 THEN-复位信号，将各信号设置成正确的状态-H1=0;H2=0;M1=0;M2=0;S1=0;S2=0;hx_1=0;hx_2=0;mx_1=0;mx_2=0;sx_1=0;sx_2H1=h_1;H2=h_2;M1=m_1;M2=m_2;S1=s_1;S2H1=hx_1;H2=hx_2;M1=mx_1;M2=mx_2;S1=sx_1;S2 beep_flag beep_flag=1; END CASE; ELSE hx_1=hx_1-1;hx_2=9; END IF;ELSE hx_2=hx_2-1;END IF;ELSIF up=1THEN-暂停洗衣，up高电平调时，实现加1-IF(hx_2=9)THENIF(hx_1=9)then hx_2=0;hx_1=0;ELSE hx_1=hx_1+1; hx_2=0;END IF;ELSE hx_2=hx_2+1;END IF;ELSIF down=1THEN-暂停洗衣，down高电平调时，实现减1-IF(hx_2=0)then IF(hx_1=0)then hx_2=9;hx_1=9;ELSE hx_1=hx_1-1;hx_2=9;END IF;ELSE hx_2H1=hx_1;H2=hx_2;M1=mx_1;M2=mx_2;S1=sx_1;S2 beep_flag beep_flag=1; END CASE; ELSE mx_1=mx_1-1;mx_2=9; END IF;ELSE mx_2=mx_2-1;END IF;ELSIF up=1THEN-暂停漂洗，up高电平调时，实现加1-IF(mx_2=9)THEN mx_2=0;IF(mx_1=9)then mx_1=0;ELSE mx_1=mx_1+1;END IF;ELSE mx_2=mx_2+1;END IF;ELSIF down=1THEN-暂停漂洗，down高电平调时，实现减1-IF(mx_2=0)then mx_2=9;IF(mx_1=0)then mx_1=9;ELSE mx_1=mx_1-1;END IF;ELSE mx_2H1=hx_1;H2=hx_2;M1=mx_1;M2=mx_2;S1=sx_1;S2 beep_flag beep_flag=1; END CASE; ELSE sx_1=sx_1-1;sx_2=9; END IF;ELSE sx_2=sx_2-1;END IF;ELSIF up=1THEN-暂停脱水，up高电平调时，实现加1-IF(sx_2=9)THEN sx_2=0;IF(sx_1=9)then sx_1=0;ELSE sx_1=sx_1+1;END IF;ELSE sx_2=sx_2+1;END IF;ELSIF down=1THEN-暂停脱水，down高电平调时，实现减1-IF(sx_2=0)then sx_2=9;IF(sx_1=0)then sx_1=9;ELSE sx_1=sx_1-1;END IF;ELSE sx_2H1=hx_1;H2=hx_2;M1=mx_1;M2=mx_2;S1=sx_1;S2 beep_flag beep_flag=1;END CASE;ELSE sx_1=sx_1-1;sx_2=9;END IF;ELSE sx_2=sx_2-1;END IF; ELSE mx_1=mx_1-1;mx_2=9; END IF;ELSE mx_2=mx_2-1;END IF;ELSIF up=1THEN-暂停，up高电平调时，实现加1-IF(choose_tmp=0) THEN -根据choose_tmp选择加1操作的数码管-IF(mx_2=9)THEN mx_2=0;IF(mx_1=9)then mx_1=0;ELSE mx_1=mx_1+1;END IF;ELSE mx_2=mx_2+1;END IF;ELSEIF(sx_2=9)THEN sx_2=0;IF(sx_1=9)then sx_1=0;ELSE sx_1=sx_1+1;END IF;ELSE sx_2=sx_2+1;END IF;END IF;ELSIF down=1THEN-暂停，down高电平调时，实现减1-IF(choose_tmp=0) THEN -根据choose_tmp选择减1操作的数码管-IF(mx_2=0)then mx_2=9;IF(mx_1=0)then mx_1=9;ELSE mx_1=mx_1-1;END IF;ELSE mx_2=mx_2-1;END IF;ELSEIF(sx_2=0)then sx_2=9;IF(sx_1=0)then sx_1=9;ELSE sx_1=sx_1-1;END IF;ELSE sx_2H1=hx_1;H2=hx_2;M1=mx_1;M2=mx_2;S1=sx_1;S2 beep_flag beep_flag=1; END CASE; ELSE sx_1=sx_1-1;sx_2=9; END IF;ELSE sx_2=sx_2-1;END IF; ELSE mx_1=mx_1-1;mx_2=9; END IF;ELSE mx_2=mx_2-1;END IF;ELSE hx_1=hx_1-1;hx_2=9;END IF;ELSE hx_2=hx_2-1;END IF;ELSIF up=1THEN-暂停，up高电平调时，实现加1-IF(choose_tmp=0) THEN -根据choose_tmp选择加1操作的数码管-IF(hx_2=9)THEN hx_2=0;IF(hx_1=9)then hx_1=0;ELSE hx_1=hx_1+1;END IF;ELSE hx_2=hx_2+1;END IF;ELSIF(choose_tmp=1) THENIF(mx_2=9)then mx_2=0;IF(mx_1=9)then mx_1=0;ELSE mx_1=mx_1+1;END IF;ELSE mx_2=mx_2+1;END IF;ELSEIF(sx_2=9)THEN sx_2=0;IF(sx_1=9)then sx_1=0;ELSE sx_1=sx_1+1;END IF;ELSE sx_2=sx_2+1;END IF;END IF;ELSIF down=1THEN-暂停，down高电平调时，实现减1-IF(choose_tmp=0) THEN -根据choose_tmp选择减1操作的数码管-IF(hx_2=0)then hx_2=9;IF(hx_1=0)then hx_1=9;ELSE hx_1=hx_1-1;END IF;ELSE hx_2=hx_2-1;END IF;ELSIF(choose_tmp=1) THENIF(mx_2=0)then mx_2=9;IF(mx_1=0)then mx_1=9;ELSE mx_1=mx_1-1;END IF;ELSE mx_2=mx_2-1;END IF;ELSEIF(sx_2=0)then sx_2=9;IF(sx_1=0)then sx_1=9;ELSE sx_1=sx_1-1;END IF;ELSE sx_2NULL;END CASE;END IF;END PROCESS main;END xyj;（2）分频器模块-分频器模块，分出500HZ，100HZ，1HZ-LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clk_div ISPORT(clear,clk:IN STD_LOGIC;-复位信号和原始时钟信号- clk_500,clk_x,clk_1:BUFFER STD_LOGIC);-500HZ，100HZ，1HZ-END clk_div;ARCHITECTURE a OF clk_div ISCONSTANT DIV1:INTEGER:=100000;-分出500HZ用到的计数器模值-CONSTANT DIV2:INTEGER:=500;-500HZ分出1HZ用到的计数器模值-CONSTANT DIV3:INTEGER:=5;-500HZ分出100HZ用到的计数器模值-SIGNAL tmp1:INTEGER RANGE 0 TO DIV1;SIGNAL tmp2:INTEGER RANGE 0 TO DIV2;SIGNAL tmp3:INTEGER RANGE 0 TO DIV3;BEGINp1:PROCESS(clear,clk)-分出500HZBEGINIF clear=1 THENtmp1=1;clk_500DIV1/2)THEN clk_500=1;ELSE clk_500=0;END IF;-分出的为占空比50%的方波-IF(tmp1=DIV1) THENtmp1=1;elsetmp1=tmp1+1;END IF;END IF;END PROCESS p1;p2:PROCESS(clk_500,clear)-分出1HZ-BEGINIF clear=1 THENtmp2=1;clk_1DIV2/2)THEN clk_1=1;ELSE clk_1=0;END IF;-分出的为占空比50%的方波-IF(tmp2=DIV2) THENtmp2=1;elsetmp2=tmp2+1;END IF;END IF;END PROCESS p2;p3:PROCESS(clk_500,clear)-分出100HZ-BEGINIF clear=1 THENtmp3=1;clk_xDIV3/2)THEN clk_x=1;ELSE clk_x=0;END IF;-分出的为占空比50%的方波-IF(tmp3=DIV3) THENtmp3=1;elsetmp3clk_x,d_in=model,d_out=model_dd);u2:SET_DD PORT MAP(clk_x=clk_x,d_in=choose,d_out=choose_dd);p1:PROCESS(model_dd,clear)-计数器，计数model按下次数确定当前模式-BEGINIF clear=1 THENmodel_tmp=0;ELSIF model_ddevent AND model_dd=1 THENIF model_tmp=5 THENmodel_tmp=0;ELSEmodel_tmp=model_tmp+1;END IF;END IF;END PROCESS p1;p2:PROCESS(model_tmp,clear,choose_dd,choose_tmp2)-根据当前模式确认当前模式用到几个数码管-BEGINIF clear=1 THENchoose_tmp2if(choose_tmp2=2) then choose_tmp2=0;else choose_tmp2choose_tmp2if(choose_tmp2=1) then choose_tmp2=0;else choose_tmp2if(choose_tmp2=2) then choose_tmp2=0;else choose_tmp2=choose_tmp2+1;end if;END CASE;END IF;choose_tmpLEDLEDLEDLEDLEDLEDLED=111111;END CASE;END PROCESS p3;END a;（4）数字钟模块-数字钟模块-LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLOCK ISPORT(clk_1,up,down,sure_tmp:IN STD_LOGIC;-1HZ信号,up down调时信号,数字钟开始暂停的标志信号-h_1:OUT INTEGER RANGE 0 TO 9;-时钟高位-h_2:OUT INTEGER RANGE 0 TO 9;-时钟低位-m_1,s_1:OUT INTEGER RANGE 0 TO 9;-分钟秒钟高位-m_2,s_2:OUT INTEGER RANGE 0 TO 9;-分钟秒钟低位-choose_tmp:IN INTEGER RANGE 0 TO 2);-当前对应的数码管，以实现调时-END CLOCK;ARCHITECTURE a OF CLOCK IS-时钟分钟秒钟高低位的中间信号-SIGNAL h_temp1:INTEGER RANGE 0 TO 2;SIGNAL h_temp2:INTEGER RANGE 0 TO 9;SIGNAL m_temp1,s_temp1:INTEGER RANGE 0 TO 5;SIGNAL m_temp2,s_temp2:INTEGER RANGE 0 TO 9;BEGINPROCESS(clk_