毕业设计（论文）-基于FPGA与单片机控制技术结合的低频数字相位测量仪设计.doc

毕 业 设 计题 目： 基于FPGA与单片机控制技术结合的低频数字相位测量仪设计 系： 电气与信息工程系 专业： 电信 班级： 0901 学号： 学生姓名： 导师姓名： 完成日期： 2013年5月 诚 信 声 明本人声明：1、本人所呈交的毕业设计（论文）是在老师指导下进行的研究工作及取得的研究成果；2、据查证，除了文中特别加以标注和致谢的地方外，毕业设计（论文）中不包含其他人已经公开发表过的研究成果，也不包含为获得其他教育机构的学位而使用过的材料；3、我承诺，本人提交的毕业设计（论文）中的所有内容均真实、可信。作者签名： 日期： 年 月 日 湖南工程学院毕业设计（论文）任务书 设计（论文）题目： 基于FPGA与单片机控制技术结合的低频数字相位测量仪设计姓名 包敏 系别 电气与信息工程 专业 电子信息 班级 0901 学号 指导老师 熊卓列 教研室主任 刘望军 一、 基本任务及要求一） 基本任务 1）硬件设计：输入信号整形电路、单片机外围电路、显示电路； 2）软件设计：数据采集模块的VHDL硬件描述语言实现、单片机控制程序。 二）要求 1）本设计本分为三大基本组成部分：数据采集电路、数据运算控制电路和数据显示电路。其功能为对两路输入正弦信号（15 V范围内变化）进行频率和相位测量（相位测量绝对误差2）及数字显示（相位读数为0359.9，分辨力为0.1），其频率测量范围：20 Hz20 kHz。 2）通过该项目设计，完成各单元模块的硬件设计，给出其设计过程和电路图；对数据采集、单片机控制模块分别给出VHDL硬件描述语言实现的源程序和控制程序，并进行程序调试及电路的仿真、给出仿真结果。 二、 进度安排及完成时间：1月25日，指导指导老师布置任务、下达设计任务书； 3月5日至3月16日，查阅资料、撰写文献综述及开题报告 4月1日至4月24日，原理框图、总体方案设计 4月25日至5月1日，硬件部分设计 5月2日至5月15日，软件部分设计 5月16日至5月底，撰写毕业设计说明书 6月初，指导老师检查毕业设计说明书 6月10日至6月15日，修改、装订毕业设计说明书、指导老师评阅 6月15日至6月18日，毕业设计答辩 I 目 录摘要VIAbstractVII第1章 绪论- 1 -1.1 课题研究的背景- 1 -1.2 本课题的主要研究工作- 3 -第2章 主要理论及技术- 4 -2.1 频率测量- 4 -2.2 相位测量- 5 -2.3 单门限电压比较器原理- 6 -2.3.1 LM339介绍- 6 -2.4 FPGA可编程控制技术- 7 -2.4.1 FPGA 器件的设计开发流程- 7 -2.4.2 FPGA工作原理- 8 -2.4.3VHDL语言介绍- 8 -2.4.4 Quartus II软件介绍- 9 -2.5 AT80C51单片机介绍- 10 -第3章 系统设计思路- 11 -3.1 系统总体设计思路- 11 -3.2 设计方案- 11 -第4章 硬件设计- 13 -4.1 信号整形电路的设计- 13 -4.2FPGA数据采集电路的设计- 14 -4.3 单片机数据运算控制电路的设计- 15 -4.4 数据显示电路的设计- 16 -4.4.1 LCD12864介绍- 16 -4.4.2 基本特性- 16 -4.4.3管脚说明- 16 -4.4.4 基本用途- 17 -4.4.5数据显示电路- 17 -第5章 软件设计- 18 -5.1 FPGA数据测量电路- 18 -5.2 分频器模块- 19 -5.3 控制信号模块- 20 -5.4 数据检测模块- 22 -5.5 数据锁存模块- 23 -5.6 数据选择模块- 24 -5.7 FPGA数据测量模块总体设计- 26 -5.7 单片机数据运算控制电路- 27 -结束语- 30 -参考文献- 31 -致 谢- 32 -附 录- 33 -FPGA数据采集程序- 33 -数据显示程序- 36 -硬件总电路图- 40 - V低频数字式相位测量仪的设计摘要：基于过零检测法原理，以单片机89C51和可编程逻辑器件CPLD为核心，从数据采集数据运算控制、显示等电路功能电路设计，实现了一个低频数字式相位测量仪系统。在此过程中，采用MCU与FPGA相结合的方案，将软件部分为数据采集、运算、控制和单片机控制显示两部分，充分发挥单片机具有的控制、运算能力强，FPGA数据采集速度快的特点来对实现各个模块功能进行程序设计，同时还对相关程序进行调试和仿真，验证了其可行性，使其性能接近最优。而对硬件电路设计包括采用施密特触发器组成的整形电路、显示电路、FPGA芯片及单片机外围电路等，实现了对频率信号频率、相位差的显示，同时配合系统完成数据采集、运算、控制等功能。在上述基础上，本文还对有关频率信号的频率、相位测量技术及理论进行了研究和分析，对FPGA可编程芯片、单片机控制等的运用进行了学习，从而为课题研究奠定了理论基础。关键字： 数据采集；单片机；FPGA；频率；相位差； Design of Low-frequency Digital Phase Measuring ApparatusAbstract: This design uses the principle of zero-crossing,takes the 89C51 and CPLD as the core,based on data acquisition circuit,data operational control circuit and display circuit,achieves a low-frequency digital phase measuring apparatus,and gets the waveform simulation. This design which uses the combination of The MCU and FPGA will be divided the hardware into two parts of data acquisition processing and MCU minimum system,it give full use to the features of MCU-controlled computing for power,the FPGA data acquisition for hign speed and resource-rich.we use the FPGA to complete collection of the data,so we can accurately collect the phrase difference between the two-phase sinusoidal signal,corresponding to the time difference and the cycle of signal,so as to greatly improve the reliability of the system,then according to characteristica of the shrapnel-strong operation and the ability to control,we use the minimum system of MCU to complete the reading of data FPGA,then according to the data read calculate the frequency of signals under test and the phase difference between the two-way same frequency signal.At the same time,through the switching of function keys,the frequency and phase of signals under test will be showed by module.Keyword:Data;Acquisition;SCM;Frequency;phase 基于FPGA与单片机控制技术结合的低频数字相位测量仪设计第1章 绪论1.1 课题研究的背景随着现代科技的发展，相位及频率计量的意义已日益明显。例如，在卫星发射、导弹跟踪、飞机导航、潜艇定位、大地测量、天文观测、邮电通信、广播电视、交通运输、科学研究、生产及生活等各个方面，在以上各方面中在移动通信同步系统中应用尤为广泛。同步是指信号之间在频率或相位上保持某种严格的特定关系，就是它们在相应的有效瞬间以同一平均速率出现。在讨论信号的接受或解调时，常常离不开同步问题，特别是涉及数字信号时更是如此，在一个数字通信系统中包含多种同步问题，例如，PSK信号在相干解调时，接收端需要产生一个和接收信号同频，同相的本地载波，用以和接收的PSK信号相乘。因此，这个本地载波的频率和相位信息必须来自接收信号，或者说需要从接收信号中提取载波同步信息。本地载波和接收信号载波的同步问题称为载波同步。其次，在接收数字信号的一个码元时，为了在判决时刻对码元的取值进行判决，接收机必须知道准确的判决时刻。通常要在接收码元的结束时刻作判决，故这个判决时刻是从接收码元的起止时刻导出的，也就是说判决时刻应当和码元起止时刻同步。又如在用相关法接收时，相乘积分电路中积分的起止时刻也必须和接收码元的起止时刻同步。以上这类同步称为码元同步，或位同步。在一般的通信系统中，除了上述载波同步和位同步外，还需要更高层次的同步，统称为群同步，群同步的功用是将接收的码元分组，以构成有意义的消息。例如，为了传输文字，可以用7个二进制码元代表一个字符，只有正确划分7个接收码元为一组，才能正确识别字符。这时的群同步又称为字同步。又如，在传输电视信号时，可以将一幅画称为一帧；一帧的像素是串行传送的。为了在接收端正确划分每幅画面像素的起止点，也需要同步。这种同步常称为帧同步，帧同步指通信双方的帧定时信号的频率相同且保持一定的相位关系。此外，在有多个用户的通信网内，还有使网内各站点之间保持同步的网同步问题。前面提到的几种同步主要是在接收端采取措施，配合接收端共同解决。例如，在卫星通信网中，若有许多地球站和一个卫星接收机通信，大多数情况下地面发射机要利用卫星上的反馈信息，随时调整其发送频率和定时，以保持全网同步。在模拟通信网中，传输系统中载波机两端机间的载波频率需要同步，即用于终端机的载波频率应相等或基本相等，并保持稳定，即称为载波同步。载波同步的方法可以分为两大类。第一类是在发送端的信号中插入一个专门的导频用于载波同步。导频是一个或几个特定频率的未经调制的正弦波。在接收端提取出导频，利用此导频的频率和相位来决定本地产生的载波频率和相位。第二类是在接收端设法从有用信号中直接提取出载波，而不需传送专门的导频。位同步指通信双方的定时脉冲信号频率相等且符合一定的相位关系。位同步方法可以分为两大类。第一类称为外同步法，它需要在信号中外加包含位定时信息的导频或数据序列；第二类同步称为自同步法，它从信息码元序列本身中提取出位定时信息。外同步法又称为辅助信息同步法。它是在正常信息码元序列外附加位同步用的辅助信息，以达到提取位同步信息的目的。常用的外同步法是在发送端信号中插入频率为码元速率或码元速率的倍数的位同步信号。在接收端利用一个窄带滤波器，将其分离出来，并形成码元定时脉冲。自同步有两种，即开环同步和闭环同步。在开环同步中就是采用对输入码元做某种变换方法提取位同步信息。在闭环同步中，则用比较本地时钟和输入信号的方法，将本地时钟锁定在输入信号上。群同步是根据信息流中的某些“标记”有效地区分每一码组(字或句)的起点的技术。群同步信息有两类传递方法。一类方法是在发送端利用特殊的码元编码规则使码组本身自带分组信息。另一类方法是在发送码元序列中插入用于群同步的若干特殊码元，称为群同步码。群同步码的插入方法主要有两种。一种是集中插入群同步码组，另一种是分散插入群同步序列，集中插入群同步码组时，是将特定的群同步码组插到一群码元的前面，接收端一旦检测到这个特定的群同步码组就马上知道了这群码元的“头”；为了长时间地保持同步，则需要周期性地将这个特定码组插到每群码元之前；分散插入群同步序列的方法是将一种特殊的周期性序列分散插入信号序列中，在每群信号码元前插入一个群同步码元即可。网同步指网络中各个节点的时钟信号的频率相等，也就是多个节点之间的时钟同步，从而也可以在各个节点实现帧同步。网同步的方法分为：主从同步法、相互同步法、码速调整法、水库法；主从同步法是指通信网中某一站（主站）设置一个高稳定的主时钟，其它各站（从站）的时钟频率和相位同步于主时钟的频率和相位（各站时钟的频率和相位也可以同步于GPS提供的标准时钟）。相互同步法是指网内各站设有独立时钟，它们的固有频率存在一定偏差，各站所使用的时钟频率锁定在网内各站固有频率的平均值上（此平均值将称为网频）。码速调整有正码速调整、负码速调整、正负码速调整和正/零/负码速调整四大类。在PDH系列中最常用的是正码速调整。水库法中各站的时钟稳定度都很高，缓冲器容量足够大，虽然写入脉冲和读出脉冲频率不相等，但缓冲器在很长时间内不发生“取空”或“溢出”现象，无需进行码速调整。网同步是数字通信网正常工作的必要条件，是保证数字网内各种数字交换设备和传输设备同步可靠工作的重要措施。在主从同步法中要求各站（从站）的时钟频率和相位同步于主时钟的频率和相位，因此频率和相位的测量便尤为重要。1.2 本课题的主要研究工作(1) 相位与频率测量在移动通信同步系统的应用。（2） 最佳相位测量与频率测量方案的研究。（3） 单门限触发器与施密特触发器的原理研究。（4） FPGA可编程控制器件的研究，其中包括FPGA器件设计开发流程、工作原理。（5） 将正弦波转换为方波的信号整形电路的设计。（6） FPGA数据采集电路的设计。（7） 单片机数据运算控制电路的设计。（8） 运用LCD完成数据显示的电路设计。第2章 主要理论及技术基于FPGA与单片机控制技术结合的低频数字相位测量仪设计包括对模拟信号进行数字化处理、数据运算及相关对象的控制、数据显示等输出环节，在这此处理过程中，涉及到诸多理论与技术，它们是构成本系统的理论基础。2.1 频率测量 频率测量是测量信号在每秒内变化的次数，是电子测量领域的最基本测量，目前多用电子计数器测频，它具有测量精度高、速度快、自动化程度高、操作简便、直接显示数字等特点，尤其是与微处理器相结合，实现了程控化和智能化，构成智能化计数器。目前，电子计数器几乎取代了模拟式测量仪器。通常频率测量有两种方法:计数法、测周法。（1）时间基准的产生频率是每秒内信号变化的次数。要准备地测量频率必须首先要确定一个准确的时间间隔，一般选用频率稳定度良好的石英晶体谐振器来产生这个时间基准，它在短时间内的稳定可以达到109量级。设石英晶体振荡器产生的脉冲周期为To，经过一系列分频可以得到几种标准的时间基准，如10ms,0.1s,1s,10s等几种。设时间基准为T，那么T=NoTo,No是在时间基准T内含有晶振本身振荡周期的整数倍数。只要分频次数准确,No就是确切的数，则时间基准T就是一个稳定的数值。（2）计数式频率计的测频原理这是指在一定的时间间隔T内，对输人的周期信号脉冲计数为:N，则信号的频率为fx= N /T。量化误差的特点是：不管计数值N为多少，其最大误差总是个量化单位。最大量化误差的相对值为：/Tfx,由此可知，当fx一定时，增大闸门时间T，可以减小测频误差。标准频率误差分析：闸门时间的相对误差为：（2.1）式中为石英晶体振荡器的频率，负号表示由引起的闸门时间的误差为。总误差为： （2.2）以 为极限，当fx一定时，闸门时间选得越长，测量精确度越高，而当T选定后，fx越高，则1误差对测量结果的影响越小，从而提高测量精确度。综合考虑量化误差与标准误差得出：测量低频时不宜采用直接测频方法，宜采用测低频信号的周期再换算成被测信号的频率，从而提高测量的精确度。计数式频率计的测量准确度主要取决于仪器本身的闸门时间的准确度和稳定度，用优质的石英晶体振荡器可以满足一般电子测量的要求。当被测信号的频率较低时，应采用测周期的方法。（3）周期的测量的测量原理设信号周期为Tx，由晶体振荡器（或经分频电路）输出时标为Ts的脉冲，将Tx与时标Ts进行比较，若在Tx期间脉冲技术值为N，则Tx=NTs。为了提高测量准确度，把被测信号经过几级10分频电路，使周期扩大10,100,1000倍等，主门开放时间及脉冲数N均增长同样倍数，再通过内部电路自动移动小数点位置，使显示的数值为被测信号的一个周期所对应的时间。利用这种“周期倍乘”的方法可以减少1误差，从而提高了测量的准确度。2.2 相位测量 相位测量，通常是指两个同频率的信号之间相位差的测量。在电子技术中主要测量RC,LC网络，放大器相频特性，以及依靠信号相位传递信息的电子设备。测量相位的方法也有多种，其中示波法简便易行，但准确度较低；数字式相位计可以直接显示被测相位的数值，准确度较高。目前广泛使用的是直读式数字相位计，其原理是基于时间间隔测量法，通过相位-时间转换器，将相位差的两个信号（分别称参考信号和被测信号）转换成一定的时间间隔的起始和停止脉冲，然后用电子计数器测量其时间间隔。相位测量方案通常分为三种。方案一：将被测的两路正弦波信号经过波形整形为方波信号，利用异或门电路进行鉴相处理，将得到的脉冲序列经过RC平滑滤波取出其直流分量，该直流电平的幅值与两路信号的相位差成正比，将此信号送入A/D转换器由单片机进行运算处理从而计算出相位差值。方案二：采用脉冲填充计数法，将正弦信号经波形整形称为方波信号，其前后沿分别对应于正弦波的正相过零点与负相过零点，对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差， 以输入信号所整成的方波信号作为基频，经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲，由单片机对获取的计数值进行处理得到两路信号的相位差。方案三：将两路被测正弦波信号整成方波信号，在一路信号的上升沿来时鉴相部分同方案二,将两路方波信号异或后与品振的基准频率进行与操作，得到一系列的高频窄脉冲序列。通过两片计数器同时对该脉冲序列进行计数，一路方波信号送入单片机外部中断口，作为控制信号控制两片计数器，得到的两路技数值送入单片机进行处理得到相位差值。对以上三种方案进行比较，方案一在低频段时，RC滤波电路的输出波动很大，难以达到要求的相位精度，而方案二在所测频率较高时，受锁相环工作频率等参数的影响会造成相位差测量的误差，极大地影响测量的精度，采用方案三由高精度的晶振产生稳定的基准频率，可以满足系统高精度、高稳定度的要求。2.3 单门限电压比较器原理2.3.1 LM339介绍LM339集成块内部装有四个独立的电压比较器，其外形及管脚排列如图2.1所示。图2. 1 LM339芯片引脚排列图在图2.1中，LM339每个比较器有两个输入端和一个输出端。两个输入端一个称为同相输入端，用“+”表示，另一个称为反相输入端，用“-”表示。用作比较两个电压时，任意一个输入端加一个固定电压做参考电压（也称为门限电平，它可选择LM339输入共模范围的任何一点），另一端加一个待比较的信号电压。当“+”端电压高于“-”端时，输出管截止，相当于输出端开路。当“-”端电压高于“+”端时，输出管饱和，相当于输出端接低电位。两个输出端电压差别大于10mV就能确保输出能从一种状态可靠地转换到另一种状态，因此，把LM339用在弱信号检测等场合是比较理想的。LM339的输出端相当于一只不接集电极电阻的晶体三极管，在使用时输出端到正电源一般须接一只电阻（称为上拉电阻，选3-15K）。选不同阻值得上拉电阻会影响输出端高电位的值。另外各比较器的输出端允许连接在一起使用。 图2.2 单限比较器图 图2.2给出了一个基本单限比较器。输入信号Uin,即待比较电压，它加到同相输入端，在反相输入端接一个参考电压（门限电压）Ur。当输入电压UinUr时，输出为高电平UoH。2.4 FPGA可编程控制技术2.4.1 FPGA 器件的设计开发流程高密度可编程逻辑的开发，需要易于设计并实现最快时间上市。一般FPGA芯片的设计开发过程主要分为：设计准备、设计输入、设计实现、设计验证和器件编程。基本的开发设计流程如下图2.3所示： 图2.3FPGA的设计开发流程图设计准备阶段：在进行FPGA器件的设计开发之前，首先要进行方案论证、系统设计和器件选择等设计准备工作。设计者首先要根据任务要求，如系统所完成的功能和复杂程度，对工作速度和器件本身的资源和成本、连线的可布性等方面进行权衡，选择合适的方案和合适的器件类型。设计输入阶段：设计输入是将要实现的逻辑关系以开发系统所支持的方式输入计算机，设计者将所设计的系统或电路以开发软件要求的某种形式表示出来并输入到计算机，这是设计FPGA的开始。有多种方法实现设计输入，经常采用的方式有：原理图、硬件描述语言（VHDL） 、波形输入等，最常用的是原理图编辑器。设计处理阶段：FPGA器件的设计处理是设计流程中的核心环节，在设计处理过程中，编译软件将对设计输入的文件进行逻辑化简、综合优化，并且适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。设计处理阶段一般包括语法检查和设计规则检查、逻辑优化和综合、适配和分割、布局布线、生成编程数据文件等。设计验证阶段：FPGA器件的设计验证包括功能仿真和时序仿真。功能仿真是在设计输入完成之后，在选择具体的器件进行编译之前进行的逻辑功能验证，此仿真无延时信息，对于系统初步的功能检测非常方便。时序仿真是在布局布线后进行，它能按照所选器件的实际延迟时间进行模拟，主要用来验证系统的时序关系。器件编程：FPGA器件的编程是指将编程数据写到编程器件中去。器件编程要满足一定的条件，如编程电压、编程时序和算法等。FPGA中有大量实现组合逻辑的资源可以完成较大规模的组合逻辑电路设计，而其中相当数量的存储电路（触发器）又可完成复杂的时序逻辑电路设计。通过使用各种工具，用原理图或硬件描述语言，可以很方便的将复杂的电路在FPGA中实现。编程器是对FPGA进行写入和擦出的专用装置。能够提供写入或擦除操作所需要的电源电压和控制信号，并通过串行接口从计算机接收编程数据，最终写进FPGA之中。2.4.2 FPGA工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：1. 设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2. FPGA可做其它全定制或半定制ASIC电路的中试样片。3. FPGA内部有丰富的触发器和I/O引脚。4. FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5. FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此FPGA的使用非常灵活。2.4.3 VHDL语言介绍 VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language, VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 1. 与其他硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。2. VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。3. VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。4. 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表5. VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。2.4.4 Quartus II软件介绍 本设计采用的仿真软件为Quartus II, Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括： 1. 可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件； 2芯片（电路）平面布局连线编辑； 3LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块； 4. 功能强大的逻辑综合工具；5. 完备的电路功能仿真与时序逻辑仿真工具；6. 定时/时序分析与关键路径延时分析；7. 可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；8. 支持软件源文件的添加和创建，并将它们链接起来生成编程文件；9. 使用组合编译方式可一次完成整体设计流程；10. 自动定位编译错误；11. 高效的期间编程与验证工具；12. 可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；13. 能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。2.5 AT80C51单片机介绍 AT80C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT80C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 其主要特性:与MCS-51 兼容 4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年 全静态工作：0Hz-24Hz 三级程序存储器锁定 128*8位内部RAM 32可编程I/O线 两个16位定时器/计数器 5个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路第3章 系统设计思路3.1 系统总体设计思路单片机可理解为集成在单一芯片上的微型计算机系统，麻雀虽小可是五脏俱全，也有运算器、控制器、存储器、总线及输入输出设备。而FPGA则是操控层次更低，自由度更大的芯片，对FPGA的编程在编译后是转化为FPGA内的连线表，相当于FPGA内提供了大量的与非门、或非门、触发器等基本数字器件，编程决定了有多少器件被使用以及它们之间的连接。单片机是诸如通讯接口、定时器、实时时钟等外围设备。而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的输入输出系统集成在一块芯片上。产品可选范围大，低成本、高可靠、高安全、易于编程、低功耗。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。相比下来，用单片机要消耗时间，用FPGA要占用空间；用单片机就是用软件，用FPGA就是用硬件。FPGA在时钟上要比单片机灵活得多。考虑到以上因素，本设计采用FPGA来实现数据采集功能，采用单片机计数来实现数据运算功能，既满足运算的灵活性又提高了功能实现的速度。3.2 设计方案根据系统的设计要求，本系统可分为三个基本组成部分：数据测量电路，数据运算控制电路和数据显示电路。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本系统拟用FPGA和单片机相结合，构成整个系统的测控主体。其中，FPGA主要负责测量两个同频待测正弦信号的频率和相位差所对应的时间差，而单片机则负责读取FPGA测量到的数据，并根据这些数据计算待测正弦信号的频率及两路同频正弦信号之间的相位差，同时通过功能键切换显示出待测信号的频率和相位差。同时，由于FPGA对脉冲信号比较敏感，而被测信号时周期相同，相位不同的两路正弦波信号，为了准确地测出两路正弦波信号的相位差及其频率，我们需要对输入波形进行整形，使正弦波变成方波信号，并输入FPGA进行处理。综上所述，这个系统的总体原理框图如图3.1所示。 图3.1系统原理框图 整形电路是利用单门限电压比较器完成波形整形为方波的电路。 FPGA数据采集电路的功能就是实现将待测正弦信号的周期、时间差转变为19位的数字量。 单片机数据运算控制电路的功能就是负责读取FPGA/CPLD采集到的数据，并根据这些数据计算待测正弦信号的频率及两路同频正弦信号之间的相位差，同时显示出待测信号的频率和相位差。 第4章 硬件设计4.1 信号整形电路的设计最简单的信号整形电路就是一个单门限电压比较器(如图4.1所示)，当输入信号每通过一次零时触发器的输出就要产生一次突然的变化。当输入正弦波时，每过一次零，比较器的输出端将产生一次电压跳变，它的正负向幅度均受到供电电源的限制，因此输出电压波形是具有正负极性的方波，这样就完成了电压波形的整形工作。 图4.1 采用单门限触发器的整形电路为了避免过零点多次触发的现象，我们使用施密特触发器组成的整形电路。施密特触发器在单门限电压比较器的基础上引入了正反馈网络。由于正反馈的作用，它的门限电压随着输出电压Uo的变化而改变，因此提高了抗干扰能力。本系统中我们使用两个施密特触发器对两路信号进行整形，电路图如图4.2所示。图4.2 采用施密特触发器的整形电路4.2 FPGA数据采集电路的设计FPGA数据采集电路的功能就是实现将待测正弦信号的周期、相位差转变为19位的数字量。FPGA数据采集的硬件电路我们可采用FPGA下载板来实现，该下载板包含FPGA芯片、下载电路和配置存储器，其电路结构可参见对应的FPGA下载板说明书。本电路主要是进行FPGA的硬件描述语言(HDL)程序设计。 根据系统的总体设计方案，FPGA数据采集电路的输入信号有：CLK系统工作用时钟信号输入端；CLKAA，CLKBB两路被测信号输入端；EN单片机发出的传送数据使能信号，在EN的上升沿，FPGA向单片机传送数据；RSEL单片机发出的传送数据类型信号，当RSEL=0时，FPGA向单片机传送被测信号频率数据，当RSEL=1时，FPGA向单片机传送被测信号相位差数据。FPGA数据采集电路的输出信号有：DATA18.0FPGA到单片机的数据输出口，由输出控制信号EN和RSEL控制。其引脚匹配图如图4.3所示。图4.3 引脚匹配图4.3 单片机数据运算控制电路的设计 单片机数据运算控制电路的功能就是负责读取FPGA/CPLD采集到的数据，并根据这些数据计算待测正弦信号的频率及两路同频正弦信号之间的相位差，同时显示出待测信号的频率和相位差。单片机数据运算控制电路的硬件可由单片机、晶振电路、按键及显示接口电路等组成。我们在设计中考虑到，单片机具有较强的运算能力和控制能力的特点，因此使用单片机的P0口，P2口及P1.0、P1.1、P1.2、P1.3接收FPGA送来的对应于正弦信号的周期、相位差的19位数据信号。该电路的工作原理是，单片机通过向FPGA发送数据传送指令，使FPGA按照单片机的要求发送数据，同时通过使用单片机的串口，将待显示的数据信息送给数据显示电路显示。其原理图如图4.4所示。图4.4 单片机系统原理图4.4 数据显示电路的设计 4.4.1 LCD12864介绍带中文字库的128X64 是一种具有4 位/8 位并行、2 线或3 线串行多种接口方式，内部含有国标一级、二级简体 中文字库的点阵图形液晶显示模块；其显示分辨率为12864, 内置8192 个16*16 点汉字，和128 个16*8 点ASCII 字符 集.利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。可以显示84 行1616 点 阵的汉字. 也可完成图形显示.低电压低功耗是其又一显著特点。由该模块构成的液晶显示方案与同类型的图形点阵液晶 显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。4.4.2 基本特性1低电源电压（VDD:+3.0-+5.5V）2. 显示分辨率:12864 点3. 内置汉字字库，提供8192 个1616 点阵汉字(简繁体可选)4. 内置128 个168 点阵字符5. 2MHZ 时钟频率6显示方式：STN、半透、正显7. 驱动方式：1/32DUTY，1/5BIAS8. 视角方向：6 点9. 背光方式：侧部高亮白色LED，功耗仅为普通LED 的1/51/1010. 通讯方式：串行、并口可选11. 内置DC-DC 转换电路，无需外加负压12. 无需片选信号，简化软件设计13. 工作温度: 0 - +55 ,存储温度: -20 - +604.4.3管脚说明表4.1 LCD12864管脚说明管脚号管脚名称电平管脚功能描述1VSS0V电源地2VCC3.0+5V电源正3V0-对比度（亮度）调整4RS(CS）H/LRS=“H”,表示DB7DB0为显示数据RS=“L”,表示DB7DB0为显示指令数据5R/W(SID)H/LR/W=“H”,E=“H”,数据被读到DB7DB0R/W=“L”,E=“HL”, DB7DB0的数据被写到IR或DR6E(SCLK)H/L使能信号7DB0H/L三态数据线8DB1H/L三态数据线9DB2H/L三态数据线10DB3H/L三态数据线11DB4H/L三态数据线12DB5H/L三态数据线13DB6H/L三态数据线14DB7H/L三态数据线15PSBH/LH：8位或4位并口方式，L：串口方式（见注释1）16NC-空脚17/RESETH/L复位端，低电平有效（见注释2）18VOUT-LCD驱动电压输出端19AVDD背光源正端（+5V）（见注释3）20KVSS背光源负端（见注释3）4.4.4 基本用途该点阵的屏显成本相对较低，适用于各类仪器，小型设备的显示领域。4.4.5数据显示电路整个系统硬件电路中，单片机MCU与FPGA进行数据交换占用了P0口、P1口和P3口，在此设计中采用LCD12864来显示频率与相位差数据显示电路如图4.5所示。 图4.5 数据显示电路 第5章 软件设计5.1 FPGA数据测量电路（1）测量原理FPGA数据测量电路测量正弦波信号频率的原理是：在正弦波信号整形后得到的方波信号的一个周期内对周期为周期Tc秒的数据采样信号进行计数，其计数结果乘以1/T c，就是被测正弦波信号的频率，单位为Hz。测量正弦波信号周期的原理是:在正弦波信号整形后得到方波信号的一个周期内对周期为Tc秒的数据采样信号进行计数，其计数结果乘以Tc秒，就是被测正弦信号的周期，单位为秒。测量两个同频正弦波信号的相位差，关键是要测出两个同频正弦波信号起点之间的时间差=t*360/即可求出相位差，因此其测量原理与测量正弦波信号周期的原理相似。根据以上设计思想，FP