（信号与信息处理专业论文）汽轮机振动在线监测系统的设计.pdf

汽轮机振动在线监测系统的设计 学科：信号与信息处理 研究生签字：拥凤 指导老师签字：红奄锯 摘要 汽轮机广泛应用于电力、石化、冶金、钢铁等社会经济的重要行业。随着单元机组容 量的增大，对众多布局分散的辅机的振动也要求实时监测，研制一款新型的汽轮机振动在 线监测系统对保证机组安全稳定的运行具有积极的现实意义。 在了解了国内外发展状况和振动测量知识的基础上，确定了把采集多路机组数据作为 在线监测的主要手段和软硬件基于a r m 嵌入式系统进行设计的技术方案。系统具有模块 组合灵活、单套系统采集量大、安装维护方便、体积小巧、性价比高及功耗低等特点。 数据采集单元是在线监测系统的重要组成部分，也是论文的研究重点。数据采集单元 的主要功能及特点有：多通道振动数据同步采集、采样精度和速度较高、采集策略有倍频 采样和固定频率采样两种选择；采样数据通过共享内存的方式进行高速传输；键相信号作 为采样触发信号，组合灵活。其中，硬件电路设计以n x p 公司生产的3 2 位a r m 7 t d m i 内核处理器l p c 2 2 1 4 为核心，包括多通道数据同步采集电路、共享存储器电路、基于c p l d 的键相信号控制电路和键相信号自适应处理电路等重要电路。软件采用c 语言编程，内 置嵌入式实时操作系统t t c o s i i ，开发环境为a d s i 2 ，以数据采集的算法为主，对底层 驱动程序和软件任务的划分进行了设计。 经测试，设计达到技术指标，基本满足应用需求。 关键词：汽轮机；振动；在线监测；数据采集；a r m 7 ；i 且c o s i i d e s i g no fo n l i n e v i b r a t i o nm o n i t o r i n gs y s t e mf o rs t e a mt u r b i n e d i s c i p l i n e ：s i g n a la n d i n f o r m a t i o np r o c e s s i n g s t u d e n ts i g n a t u r e ： j | 6 ) 数据同步采集成为可能；另一方 面提高了现场的适应能力，降低了现场接线的复杂度。 1 2 2 总体设计方案的介绍 2 3 2 主要技术指标 1 ) 信号源：美国b e n t l y 公司的振动测试台模拟装置 2 ) 传感器类型：电涡流式传感器 灵敏度：7 9 9 m v j - u n 饱和输出：1 8 v - 2 4 v 间隙电压：7 v 1 2 v ； 键相信号输入电压范围5 0 v 5 0 v 缓变量信号采用补偿探头进行获取，电压范围0 v - - 5 v 3 ) 测量范围： 转速：0 - - 3 0 0 0 0 r m i n 振幅：o - - - 2 0 0 0 9 m 4 ) 测量精度： 转速：o 1 r m i n ： 振幅：0 1 p m 轴位移、差胀 0 0 1 m m 5 ) 频率分析范围：可测频率下限为0 5 h z ，采样频率可以由软件设置。在本系统中， 要求2 倍频到1 2 8 倍频( 2 x 1 2 8 x ) 可设置。 2 4 硬件设计方案 2 4 1 硬件电路结构 数据采集单元硬件设计方案如图2 6 所示。 图2 6 数据采集单元硬件设计方案图 1 3 锌妒妲罂掣密一簿妒妲耨骧密 簿巾妲杈骤汝叼 两安- t 业大学硕士学位论文 如图2 6 所示，在硬件结构上数据采集单元由信号调理模块、微处理器、a d 转换、 c p l d 、存储器等主要模块构成。数据采集单元的基本工作过程是这样的：键相信号经处 理，送入c p l d 选通后，可以作为采样振动信号的同步触发信号；6 路振动信号经调理， 送入a d 转换模块中进行采样，每一次模数转换完成后，发结束信号给c p u ，响应后， c p u 读取采样数据；6 路缓变量信号由c p u 自带的a d c 直接采集；采样完成后，采样数 据从微处理器转存到外扩存储器模块中，以备主处理单元的调用。 2 4 2 主要器件的选型 1 ) 微处理器芯片 微处理器作为在线监测系统的核心部分，负责控制和协调周围各模块的工作，其选型 和设计是十分重要的。在本设计中，采用基于嵌入式a r m 微处理器的技术方案：此种方 案以高性能的基于a r m 核的微处理器为核心，按照嵌入式系统的设计方法，自行设计处 理器外围功能模块。a r m ( a d v a n c e dr i s cm a c h i n e s ) 是精简指令集体系的处理器，在 3 2 位r i s c ( r e d u c o di n s t r u c t i o ns e tc o m p u t e r ) 处理器市场中占有率超过7 5 ，而且其内核 耗电少、成本低、运算速度快、功能强，特有1 6 3 2 位双指令集，已经成为移动通信、手 持计算机和多媒体数字消费等嵌入式解决方案的r i s c 实际标准。而且a r m 还配有丰富 的标准软件开发工具和调试环境。采用a r m 嵌入式系统不仅能满足系统的运算速度、存 储能力和网络功能等要求，而且还具有体积小、能耗低、成本低、稳定可靠等优点【2 4 】。 如今，a r m 微处理器系列已有a r m 7 、a r m 9 和a r m l 0 等，主频可以达到几百m h z 以上。根据设计要求，考虑到运算速度、扩展功能等因素，一般的8 位处理器不能满足设 计要求，采用3 2 位处理器比较合适。本次设计在综合考虑了系统性能、功耗、价格、开 发难度等因素后确定采用a r m 7 t m d i 系列微处理器。该处理器是目前使用最广泛的3 2 位嵌入式r i s c 处理器内核，最适合用于对价位和功耗要求较高的消费类应用。 a r m 7 系列微处理器大致具有以下一些特点【2 5 】： a 、具有嵌入式i c e - - r t 逻辑，调试开发方便。 b 、极低的功耗，适合对功耗要求较高的应用，如便携式产品。 c 、能够提供0 9 m i p s m h z 的三级流水线结构。 d 、代码密度高并兼容1 6 位的t h u m b 指令集。 e 、对操作系统的支持广泛，包括w i n d o w sc e 、l i n u x 、p a l mo s 等。 f 、指令系统与a r m 9 系列、a r m 9 e 系列和a r m l 0 系列兼容，便于用户的产品升 级换代。 g 、主频最高可达1 3 0 m i p s ，高速的运算处理能力能胜任绝大多数的复杂应用。 在具体芯片的选型方面大致有以下几个因素需要考虑： a 、系统工作频率快。系统的工作频率在很大程度上决定于a r m 微处理器的处理能 力。a r m 7 系列微处理器的典型处理速度为0 9 m i p s m h z ，常见的a r m 7 芯片系统主时 钟为2 0 一- i3 3 m h z 。在本系统中，运行速度快，能够保证系统开机后，数据采集板自动从 1 4 2 总体设计方案的介绍 主处理器获得配置参数，并能够及时快速的响应，根据配置要求采集各路振动信号和缓变 量信号；对采集到的数据做及时的处理，并上报给主处理器：在采集过程中，能够快速准 确的对参数的改变做出反应。 b 、芯片内存储器的容量。很多微处理器都具有片内存储器( f l a s h 程序存储器或者静 态i 认m ) 可用作程序和数据的存储。大多数的a r m 微处理器片内存储器的容量都不太 大，需要用户在设计系统时外扩存储器。本设计中由于高速采集数据量很大，就需要微处 理器带外部存储器接口，能够外扩大容量存储器，用于缓存采样数据。 c 、片内外围电路。除a r m 微处理器核以外，几乎所有的a r m 芯片均根据各自不同 的应用领域，扩展了相关功能模块，并集成在芯片之中，称之为片内外围电路，设计者应 分析系统的需求，尽可能采用片内外围电路完成所需的功能，这样既可简化系统的设计， 同时也可以提高系统的可靠性。在本设计中，微处理器需要一个a d 转换器用于六路缓 变量信号的采样。根据缓变量信号的电压范围( o v - - 5 v ) 和测量精度( 0 0 1 m m ) ，经 计算，这个a d 转换器至少是6 位的。 综上所述，最终决定选用n x p 公司生产的基于一个支持实时仿真和跟踪的1 6 3 2 位 a r m 7 t d m i sc p u 的微控制器l p c 2 2 1 4 。该处理器是当今世界上非常先进的工业用途 a r m 芯片。较少的1 4 4 脚封装、极低的功耗、丰富的片内外资源，使得该芯片非常适用于 本系统的设计需要。l p c 2 2 1 4 的主要特性有以下几点【2 6 1 ： a 、3 2 位a r m 7 t d m i s 微控制器，l q f p l 4 4 脚封装。 b 、1 6 k b 片内静态r a m 和2 5 6 k b 片内f l a s h 程序存储器。1 2 8 位宽接口力口速器可实现高 达6 0 m h z 的工作频率。 c 、外部3 2 位总线。 d 、片内b o o t 装载程序实现在系统编程( i s p ) 和在应用中编程( l 心) 。f l a s h 编程时 间：l m s 可编程51 2 字节，扇区擦除或整片擦除只需4 0 0 m s 。 e 、e m b e d d e d l c e r t 接口使能断点和观察点。当前台任务使用片i 为r e a l m o n i t o r 软件 调试时，中断服务程序可继续执行。 f 、嵌入式跟踪宏单元( e 1 m ) 支持对执行代码进行无干扰的高速实时跟踪。 g 、8 路1 0 位a d 转换器，转换时间低至2 4 4 u s 。 h 、2 个3 2 位定时器( 带4 路捕获和4 路比较通道) 、p w m 单元( 6 路输出) 、实时时钟 和看门狗。 i 、多个串行接口，包括2 个1 6 c 5 5 0 工业标准u a r t 、高速i ：c 接口( 4 0 0k b i t s ) 和2 个 s p i 接口。 i 、通过片i 为p l l 可实现最大为6 0 m h z 的c p u 操作频率。 k 、向量中断控制器。可配置优先级和向量地址。 l 、多达4 6 个( 6 4 脚封装) 或1 1 2 个( 1 4 4 脚封装) 通用i o 口( 可承受5 v 电压) 。1 2 个独立外部中断引脚( e i n 和c a p 功能) 。 西安工业大学硕士学位论文 m 、片内晶振频率范围：l 3 0m h z 。 n 、2 个低功耗模式：空闲和掉电。 o 、通过外部中断将处理器从掉电模式中唤醒。 p 、可通过个别使能禁止外部功能来优化功耗。 q 、双电源：c p u 操作电压范围：1 6 5 1 9 5v ( 1 8v + 一8 3 ) ；i o 操作电压范 围：3 0 - 3 6v ( 3 3v + 一l o ) l p c 2 2 1 4 的结构如图2 7 所示。 图2 7l p c 2 2 14 的结构框图 2 ) a d 转换芯片 振动信号作为主要的采样量，对精度和速率要求较高，需要采用专门的模数转换芯片 满足振动信号的采集要求。在本设计中，选用1 1 公司的一款6 通道1 6 位分辨率且具有同 步采样功能的模数转换器a d s 8 3 6 5 。 1 6 2 总体设计方案的介绍 在本设计中，选择该芯片主要基于以下几个因素： a 、六通道同步采样功能。设计要求所选择的a d 芯片可以对输入的六路振动信号进 行同步采集。a d s 8 3 6 5 的内部结构图如图2 8 所示【2 7 1 ，a d s 8 3 6 5 具有六个模拟输入通道， 采用差分输入方式，每个通道都具有采样保持器。a d s 8 3 6 5 内部由三个a d c 构成，组成 三组模拟输入，每一组都有一个保持信号( h o l d a 、h o l d b 、h o l d c ) ，用于启动各 组的a d 转换，当三个保持信号同时被选通时，六个通道可以同步并行转换。另外引脚 内部还带有2 5 v 电压接口，可用以提供基准电压【冽。上述特性满足设计要求。 图2 8a d 8 8 3 6 5 的内部结构图 b 、采样频率。汽轮机般以低频运行，转速为3 0 0 0 r m i n 左右浮动，特征频率约为 5 0 h z ，在( 最大) 1 2 8 倍频采样下，采样频率可达6 4 k h z ；在最高转速3 0 0 0 0 r m i n 下， 采样频率可达6 4 k h z 。a d s 8 3 6 5 在同步运行下有2 5 0 k h z 的最大采样速率，满足系统需求。 c 、采样精度。振动信号的电压范围是从0 v 到2 0 v ，电涡流传感器的灵敏度是 1 7 西安工业大学硕士学位论文 7 9 9 m w l ：n ，理论上的测量精度要达到0 1 岬( 对应的电压是0 7 9 9 m v ) 。经计算，a d 芯片的精度至少需要1 5 位才能够满足。在a d s 8 3 6 51 6 位转换精度的输出下，测量精度 理论上可达2 0 0 0 0 2 1 6 7 9 9 = 0 0 3 8 p m ( 对应电压0 3 0 5 m v ) ，满足系统要求。 d 、共模抑制比。同步运行5 0 k h z 的采样速率下，a d s 8 3 6 5 具有8 0 d b 的共模抑制比， 确保在电厂高噪声环境下的高速可靠运行。 e 、接口设计灵活。模拟与数字逻辑电源均采用单+ 5 v 电压供电，而数字接口缓冲电 压介于2 7 v - - - ，5 5 v 之间，因此可灵活的与c p u 器件进行接口设计。 a d s 8 3 6 5 的主要引脚功能如表2 1 所示： 表2 1a d s 8 3 6 5 的主要引脚功能 3 ) 外扩存储器芯片 作为高速采集单元的本地存储器，根据技术指标：a d 最高采样速率每秒为0 2 5 1 0 6 个样本，1 6 b i t 分辨率的情况下，若将其他参数等也包括在内，需要至少5 1 2 k b ( 2 5 6 k x1 6 b i t ) 的具有双端口功能的缓冲区来实现存储数据的共享。 基于数据共享机制的存储器设计通常有两个方案可供考虑：双端口r a m 和高速静态 随机存储器s r a m 。第一种方案的双端口r a m 由于具有两套完全独立的数据线、地址线 和读写控制线，允许两个独立的c p u 或控制器同时异步的访问存储单元，且具有用于 解决两个处理器同时访问同一单元的在片仲裁逻辑等特点，无疑是提高r a m 吞吐率、实 现高速存取的一种有效方法1 2 9 1 。但是，双端1 2r a m 鲜有大容量的种类，且随着容量的增 大，价格也越来越昂贵( 近日，赛普拉斯半导体公司推出了一系列大容量的双端口 r a m l 3 0 】，但是价格都很昂贵) ，因此更适用于较低容量的r a m 需求。 综合考虑后决定采用第二种方案。选用i s s i 公司的s r a m i s 6 1 l v 5 1 2 1 6 ，它是3 3 v 供电的5 1 2 k x1 6 位异步静态随机存取存储器，使用高性能的c m o s 技术制作，提供8 n m 、 1 0 r i m 和1 2 r i m 的快速读取时间，具有高速低功耗的特点【3 1 1 。设计中，i s 6 1 l v 5 1 2 1 6 采用 4 4 管脚t s o p 封装形式，主要管脚功能如表2 2 所示。 1 8 2 总体设计方案的介绍 表2 2i $ 6 1 l v 5 1 2 1 6 主要管脚功能 引脚描述 地址输入 数据输入输出 芯片使能输入 输出使能输入 写使能输入 低字节控制( i 0 0 7 ) 高字节控制( i 0 8 i 0 1 5 ) 电源 地 综上所述，用s r a m 作为存储体，内存容量扩展至i m b ( 5 1 2 k x1 6 b i t ) ，利用特别 设计的忙信号逻辑使其具有双端口的功能，实现了低成本、高容量的海量缓存，使得主处 理单元和数据采集单元之间的高速数据传输成为可能。 4 ) c p l d 逻辑控制芯片 c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ，复杂可编程逻辑器件) 是一种具有丰 富的可编程i o 引脚的逻辑器件，具有在系统可编程、使用方便灵活的特点；不但可实现 常规的逻辑器件功能，还可实现复杂的时序逻辑功能。在数据采集板的设计中，c p l d 是 一个重要的组成部分，主要负责键相信号的选通以及采样过程中的一部分逻辑控制。设计 中，c p l d 选用了a l t e r a 公司的m a x 3 0 0 0 a 系列的e p m 3 0 6 4 a c t 4 4 1 0 ：t 表示封装为 t q f p ：c 表示应用级别为商业级；4 4 表示标志引脚数为4 4 ；l o 表示1 0 n sp i nt op i n 延时。 该芯片具有高性能、低功耗的特点，它具有1 2 5 0 个可用门、6 4 个宏单元、4 个逻辑阵列 门；可以通过j t a g 口在系统编程( i s p ) ：正常工作电压3 3 v ，i o 接口支持5 v 、3 3 v 和2 5 v 逻辑电平，适合于5 v 、3 v 并存的系统【3 2 1 。 在数据采集单元的设计中，c p l d 主要用于根据配置参数控制键相信号的分配和选 择。e p m 3 0 6 4 a 无论从功能和成本上考虑，都是比较适合本次设计的。 2 5 软件设计方案 在过去，个单片机应用程序所控制的外设和履行的任务不多，采取单任务顺序机制， 即一个主循环和几个顺序调用的子程序模块即可满足要求。目前单片机芯片本身的性能大 幅度提高，可以适应应用复杂化这一要求，问题在于软件上。随着应用的复杂化，一个嵌 入式操作系统可能要同时控制或监视很多的外设，要求有实时响应，有很多处理任务，各 个任务之间有很多信息传递。如果程序仍采用原来的程序设计存在两个问题：一是中断得 不到及时响应，处理时间长，这对于稳定性、实时性高的在线监测系统是不允许的；二是 系统任务多，要考虑的各种可能也多，各种资源若调度不当就会发生死锁，软件可靠性降 1 9 8 h 川蝴一三j一一慨一m一啪一三j一一慨一m一啪 西安丁业大学硕士学位论文 低，编程任务量成指数增加【3 3 】。 可是，如果采用了嵌入式实时多任务操作系统后情况就大不一样了。实时操作系统 ( r t o s ) 是一段在嵌入式系统启动后首先执行的背景程序，用户的应用程序是应用于 r t o s 之上的各个任务，r t o s 根据各个任务的要求，进行资源( 包括存储器、外设等) 管理、消息管理、任务调度及异常处理等工作。在r t o s 支持的系统中，每个任务均有一 个优先级，r t o s 根据各个任务的优先级，动态的切换各个任务，保证对实时性的要求。 在编写程序时，可以分别编写各个任务，不必同时将所有任务运行的各种可能情况记在心 中，大大减少了程序编写的工作量，而且减少了出错的可能性，保证最终程序具有高可靠 性【3 4 j 。 因此说，r t o s 体现了一种新的系统设计思想和一个开放的软件框架，也作为目前嵌 入式应用领域的一个发展倾向。在本节将从实时操作系统的选择和开发环境的选择两个方 面，对系统软件设计方案进行分析。 2 5 1 实时操作系统的选择 目前，嵌入式操作系统品种较多，较为流行的有：w i n d o w sc e 、p a l mo s 、r e a l t i m e l i n u x 、v x w o r k s 、p s o s 及m i c r o w a r e 公司的o s 9 ，其中开源嵌入式操作系统有p c l i n u x ， i t c o s i i 等。几种嵌入式实时操作系统的比较如表2 3 所示。 表2 3 几种嵌入式实时操作系统的比较 由表2 3 可见，当前得到广泛应用的两种免费、公开源码的嵌入式实时操作系统有 g c o s i i 和i t c l i n u x 操作系统。其中，g c o s i i 是由美国的j e a nj l a b r o s s e 先生设计和编 写的源代码公开的抢占式的实时多任务操作系统内核，提供了实时系统所需的基本功能。 一方面，包含全部功能在内的核心代码只占用8 3 k 字节，又因为p c o s i i 是可裁剪的， 使得用户系统中实际的代码最少只要2 7 k 字节。另一方面， t c o s - i i 的任务调度是基于 占先式多任务思想，最多可管理6 4 个任务，应用程序最多可以有5 6 个任务。还有，j - t c o s i i 的大部分代码是用a n s ic 语言编写，含一小部分汇编代码。总之，p c o s - i i 具有公开源 代码、可移植性强、占用空间少、执行效率高、实时性能优良等特点，适用于小型的控制 2 总体设计方案的介绍 系统1 3 5 】。比较而言，p c l i n u x 则占用空间相对较大，实时性能一般，针对新处理器的移植 相对复杂，因此在本设计中选用p t c o s i i 操作系统。 嵌入式实时操作系统t t c o s i i 的软硬件体系结构如图2 9 所示。 与处理器无关的代 码 o sc o r e c o sf l a g c 0 st i m e c o sm b o x c 0 s 删t e x c o sm e m c o sq c o ss e m c o st a s k c u c o s ii 配置文件 ( - q 应用相关的代 码) o s - c f g h i n c l u d e s h 移植u c 0 s - ii ( 与处理器相关的代码) o s - c p u h0 s _ c p u _ c co s _ c p u _ a a s m 软件 图2 9uc 0 s - ii 的软硬件体系结构 从图2 9 可见，操作系统在整个嵌入式系统中，是底层硬件和应用软件之间的过渡。 在操作系统的支持下，应用软件可以通过操作系统与硬件打交道。这为嵌入式系统脱离特 定的硬件系统提供了条件，也使得软件的可靠性、安全性提高了。p c o s i i 中与处理器无 关的代码提供了解p c o s i i 的系统服务，应用程序可以使用这些函数进行内存管理、任务 间通信及创建、删除任务等1 3 6 j 。 2 5 2 开发环境的选择 目前针对a r m 处理器核的c 语言编译器有很多，如s d t 、a d s 、i a r 、t a d k i n g 和g c c 等。据了解，目前国外最流行的是s d t 、a d s 和g c c 。s d t 和a d s 均为a r m 公司自己开发，a d s 为s d t 的升级版，以后a r m 公司不再支持s d t ，所以不会选择s d t 。 g c c 虽然支持广泛，很多开发套件使用它作为编译器，与a d s 比较其编译效率较低，这 对充分发挥芯片性能很不利，最终，在本设计中软件编译和调试环境采用a r m 公司推出 的新一代a r m 集成开发工具a d s l 2 。 2 1 西安工业大学硕十学位论文 a d s i 2 是一个使用方便的集成开发环境，全称是a r md e v e l o p e rs u i t ev 1 2 。它是由 a r m 公司提供的专门用于a r m 相关应用开发和调试的综合性软件。a d s 囊括了一系列 的应用，并有相关的文档和实例的支持。用它来开发和调试各种基于a r m 家族的r i s c 处理器，并可以用a d s 来开发、编译、调试包括c ，c + + 和a r m 汇编语言编写的程序。 a d s 主要由以下部件构成：c o d e w a r r i o ri d e 提供基于w i n d o w s 使用的工程管理工具， 它的使用使源码文件的管理和编译工程变得非常方便；a x d 提供给基于w i n d o w s 和u n i x 使用的a r m 调试器，它提供了一个完全的w i n d o w s 和u n i x 环境来调试c ，c + + 和汇编 语言级的代码。它们具体的功能在此不做详细介绍。 2 6 本章小节 提出了在线监测系统的总体设计方案。该方案采用模块化结构和组合式单元结构设 计，具有体积小巧、模块组合灵活、单套系统采集量大、安装维护方便和功耗低等特点， 且具有良好的人机接口和网络接口的设计；采用多个a r m 嵌入式微处理器，提高了整体 的数据采集和处理的能力。 把数据采集单元的设计作为论文的研究重点。明确了功能需求和技术指标，提出了软 硬件设计方案。硬件设计采用n x p 公司生产的a r m 7 内核微控制器l p c 2 2 1 4 为核心，构建 嵌入式系统，外围设备有模数转换芯片a d s 8 3 6 5 ，外扩静态r a m 芯片i s 6 1 l v 5 1 2 1 6 ，逻 辑控制芯片e p m 3 0 6 4 a 芯片等。软件设计基于肛c o s i i 操作系统，采用c 语言进行编程， 开发环境为a d s l 2 。在第三章，将先进行硬件电路的设计。 3 硬件电路设计 3 硬件电路设计 硬件电路设计主要包括六个部分：1 ) c p u 核心电路设计；2 ) 前端信号调理电路设 计；3 ) 多通道同步数据采集电路的设计；4 ) 共享存储器电路的设计；5 ) 可编程逻辑控 制电路的设计；6 ) 电源电路的设计。本章将对上述关键电路的设计进行介绍，其中还包 括一些外围电路的设计。 3 1c p u 核心电路 c p u 核心电路原理图如图3 1 所示。 图3 1c p u 核心电路 2 3 西安工业大学硕十学位论文 如图3 1 所示，选用n x p 公司的3 2 位a r m 7 t d m i 处理器l p c 2 2 1 4 作为系统的控 制核心，主频可达6 0 m h z ，所有外围电路均围绕此芯片进行。l p c 2 2 1 4 不但有片内f l a s h ( 可用于存储程序) 和片内r a m ，还具有外部总线，可以外接片外外设和扩展存储器。 外围电路至少包括时钟电路、复位电路和r s 2 3 2 串口调试电路，电源电路( 除了c p u 需 要的两组电源外，还包括其他的末级电源，为系统的其他部分供电) | 3 7 1 。 3 1 1 时钟电路 目前所有的微控制器均为时序电路，需要一个时钟信号才能工作，大多数微控制器具 有晶体振荡器。基于上述事实，需要设计时钟电路。简单的方法是利用微控制器内部的晶 体振荡器。l p c 2 2 1 4 的第1 4 2 脚( x a t l l ) 和第1 4 1 脚( 町l 2 ) 分别作为振荡器电路 和内部时钟发生电路的输入和输出端口。图3 2 为使用微控制器内部的晶体振荡器设计时 钟电路。 i1 8 p f 一 x 气1 u 。 t 至r o 1 8 p f 凇2 图3 2 时钟电路 u 1 岱 如图3 2 所示，由于l p c 2 2 1 4 内部集成了反馈电阻，所以只需要在外部连接一个晶 体和电容c 1 3 4 、c 1 3 5 ，就可以形成基本模式的振荡。为了更易起振，选取1 m 的电阻r 1 0 3 并联到晶振的两端。这里选取1 4 7 4 5 6 m h z 晶振，原理是使串口波特率更加精确。电容 c 1 3 4 和c 1 3 5 的取值参照l p c 2 2 1 4 芯片手册中晶体与外部元件参数表。 3 1 2 复位电路 一 l p c 2 2 1 4 的复位引脚( r e s e t ，第1 3 5 脚) 为处理器提供了硬件初始化的方法：它 是一种不可屏蔽的外部中断，可以在任何时候对l p c 2 2 1 4 进行复位。系统上电后，r e s e t 至少保持几个时钟周期的低电平，以确保数据、地址和控制线的正确配置；系统复位后 ( r e s e t 回到高电平) ，注意到d 2 6 、d 2 7 引脚均接高电平，将从片内f l a s h 程序存储 器启动程序，即从0 x 0 0 0 0 0 0 0 地址处开始运行程序。 对于一个a r m 系统来说，上电复位电路虽然只占很小一部分，但是它的好坏直接影 响到系统工作的稳定性。复位芯片的复位门槛的选择至关重要，一般要以微控制器的i o 供电电压范围为标准。l p c 2 2 1 4 的供电电压范围为3 o 3 6 v ，所以选择复位门槛为2 9 3 v ， 即电源电压低于2 9 3 v 时产生复位信号，复位看门狗芯片s p 7 0 6 s 刚好符合要求。该芯片 属于微处理器即监控芯片，能够监控微处理器的工作状态、系统供电及电池的工作状态， 可以有效增强系统的可靠性和工作效率。它包含一个看门狗定时器，一个印复位模块， 3 硬件电路设计 一个供电失败比较器以及一个手动复位输入模块；适用于+ 3 3 v + 3 0 v 环境。s p 7 0 6 s 有 以下特点： 1 ) 高精度低压监控器：2 9 3 v ： 2 ) 复位脉冲宽度- 2 0 0 m s ； 3 ) 独立的看门狗定时器一溢出周期1 6 s ： 4 ) 最大电源电流4 0 衅； 5 ) 支持开关式t t l c m o s 手动复位输入； 6 ) v c c 下降至1 v 时，产生r e s e t 信号； 7 ) 复位输出：低电平有效。 基于复位看门狗芯片s p 7 0 6 s 的复位电路原理图如图3 3 所示： 1 - 2 3 刳d 8 w d o u 1 0 6l i 一 一i i f 慷卜_ v c c 陀s e t 卜案 c n dw d l 卜- 喜 f hp f o 卜二_ 。一 图3 3 复位电路 如图3 3 所示的复位电路主要实现以下三个功能： 1 ) 上电复位：s p 7 0 6 s 芯片上电、下电或掉电情况下，便产生r e s e t 信号，对系统 进行复位。 2 ) 手动复位：m r 正常时为高电平，按下手动复位键之后与地相连，产生复位信号。 3 ) 看门狗复位：如果w d l 在1 6 秒内没有收到脉冲信号，s p 7 0 6 s 内部看门狗定时 器超时，w d o 会输出低电平，跳线j p l 0 1 使能时，给m r 一个低电平，产生复位信号。 3 1 3r s 2 3 2 串口调试电路 在本设计中，对f l a s h 存储器的编程采用在系统编程方式，即i s p ( i ns y s t e m p r o g r a m m a b i l i t y ) 。l p c 2 2 1 4 的管脚p 0 1 4 接一个上拉电阻，跳线断开时，禁止i s p 功能； 当跳线连接之后，i s p 使能。 l p c 2 2 1 4 就是通过u a r t 0 进行i s p 操作的。在图3 1 中，已经将u a r t 0 端口引出， 提供t x d 0 和r x d 0 引脚( 第4 2 、4 9 脚) 。u a r t 0 的1 几电平需要进行r s 2 3 2 电平转换 后，才能与p c 机的r s 2 3 2 接口连接并通信，本设计选用s p 3 2 3 2 e 芯片进行电平转换。 r s 2 3 2 串口调试电路如图3 4 所示。 霹 昌吾 西安_ t 业大学硕士学位论文 3 2 前端调理电路 图3 4r s 2 3 2 串口调试电路 前端调理电路是数据采集的重要环节，因位于数据采集单元硬件设计中的最前端，故 得名。其电路设计的优化及合理程度，直接影响到系统的精度和稳定性。此部分电路包括 对键相信号、振动信号和缓变量信号进行处理和调理。 3 2 1 键相信号处理电路 键相信号是指安装在转轴上的涡流传感器在转轴每转一圈时产生的脉冲，这个脉冲对 应于转子径向一固定点( 键相槽) 。键相测量示意图以及原始的键相信号经前置处理器输 出的波形如图3 5 ( a ) 和3 5 ( b ) 所示。 蹴传哭佾一器 图3 5 ( a ) 键相测量示意图 3 硬件电路设计 图3 5 ( b ) 键相开槽脉冲 如图3 5 所示，键相信号的饱和输出值对应键相槽的位置，相对于前置处理器g n d 端为负电压脉冲信号1 3 8 j 。图3 5 嘞所示的是在理想状态下的键相脉冲，即忽略传感器与转 子表面的间隙变化、外界信号的干扰，并且假定键相槽的表面光滑、边沿陡峭且足够长【3 9 】。 其中的直流分量反映了间隙电压，对应的是在设备制造时，传感器探头与转子表面预先调 整好的初始间隙。不同机组的初始间隙不同。 对于键相信号的处理主要实现两个作用 4 0 1 ： 1 ) 确定转子转速值。提取相邻两个键相信号的时间间隔，经运算得到转子转速； 2 ) 将键相信号倍频，产生采集振动信号的采样触发信号，实现同步整周期采样。 总之，对于键相信号处理的好坏关系到整个系统的好坏与技术精度。在设计键相信 号的处理电路时，在输入类型上，要求无源、隔离输入、极性可以交换；在处理方式上， 要求可以自适应间隙电压的变化，且灵敏度可调。键相信号自适应处理电路如图3 6 所示。 图3 。6 键相信号自适应处理电路 如图3 6 所示，键相信号的处理电路由隔直、光耦输入电压调节、光电隔离、反向 整形四部分组成。键相信号前置处理器输出信号的g n d 端与此电路的k e y p h a s e - 端相连， 信号端与此电路的k e y p 蚶端相连，k e y p h a s e + 端不与光耦输出端“地一相连，即输入 输出通过光耦完全隔离。此时，相对于k e y p h a s e 来说，输出波形如上图3 5 ( b ) 所示。 电容c 3 2 2 起到了隔直的作用，使图3 5 ( b ) 所示的负偏脉冲信号变成了如图3 7 ( a ) 两安工业大学硕二 = 学位论文 所示的信号，起到了自适应间隙电压变化的作用：电位器r w 3 0 0 、电阻r 3 0 2 和电阻r 3 0 3 构成了光耦的输入电压的分压调节电路，通过调节r w 3 0 0 ，提高了键相信号的测试灵敏 度；二极管d 3 0 0 用于输入信号反向时保护光耦；光耦起反向光隔的作用：施密特触发 器起反向整形的作用：输出的信号作为采样触发信号，如图3 6 中k e y p h a s e l n 端，输出 波形如图3 7 ( b ) 所示。 v o v 3 ，3 v 图3 7 ( a ) 经隔直电容处理后的键相波形 图3 7 ( b ) 最终输出的键相波形 本电路结构简单，能够自适应间隙电压的变化，抗干扰能力强，满足设计要求。 经过处理的键相信号是一个0 3 ，3 v ”阮电平的脉冲，该脉冲作为对转子进行测速和 振动信号同步整周期采样的基准信号。接下来的问题有两点：一是如何将一个完整的信 号周期均匀的分成n 等分进行采样，即实现倍频( n 为一个周期内的采样点数) ；一是 如何做到采样频率与转速同步，即信号频率高，则采样间隔变短，反之采样间隔变长， 以确保在采样点数不变的情况下采样问隔均匀，所采信号周期完整。 在现有的设计当中，有两种方式比较流行：一种是以锁相环电路为核心实现倍频， 另一种是采用软件的控制方式。前者电路结构简单，在低频运行下转速稳定时，能很好 的工作，且测频及采样精度较高。但是当转速改变时( 升降速运转的状态下) 需经过若 干个周期才能重新入锁，所以精度不高【4 1 1 。在本设计中，采用后者的设计方案。这种方 案通过定时器中断的控制方式，利用l p c 2 2 1 4 微处理器的捕获功能，不断的捕捉外部的 键相信号( 在本设计中定义为下降沿捕获) ，计算转子的转速和采样点间隔时间，由定时 器匹配中断发出的信号量来启动每一次的模数转换。一般来说，一个采样周期最多采1 2 8 点。系统根据键相信号工作原理如图3 8 所示。 3 硬件电路设计 振动信号 键相信号 日数据处理结束一计算频率，确定采样时间洲亍整周期采样过程杠訾燃髫 图3 8 系统根据键相信号工作原理图 图3 8 举例表示一个周期采集6 4 点，连续采集2 个信号周期( 1 2 8 点) 的大致的采集 原理。在采样过程中，键相信号的下跳沿捕获中断之后，立即启动采样过程，并将定时器 的当前时刻作为采样的基准时刻。键相信号的周期通过测量相邻两个键相信号的时间间隔 来得到，进而计算得到键相信号的频率。将当前的信号周期6 4 等分，可以推算出后面采 样点的时间间隔，并根据采样的基准时刻和采样点的间隔时间推断下一个采样点乃至后面 任何一个采样点的采样时刻。在定时器匹配中断的控制下，完成采样1 2 8 点的过程。采集 结束后，及时处理采样数据，并准备进行新一轮的采样。 采用上述的方法，不管是转速恒定还是转速变化，都可以准确的锁定键相信号的前沿， 且所采信号周期完整，采样间隔均匀，从而实现了同步整周期采样。在采样频率动态的跟 随转速的变化而变化时，在保证采样点数不变的情况下，可以将一个信号周期进行n 等 分，即实现n 倍频，n - - 2 、4 、8 、1 6 、3 2 、6 4 、1 2 8 。关于具体的采样过程将在后文中分 别从硬件和软件进行详细的介绍。 3 2 2 振动信号调理电路 振动信号作为主要的采集量，对采样精度和采样速率的要求都比较高，在本设计中， 是采用专门的模数转换芯片a d s 8 3 6 5 来采集的。由于a d s 8 3 6 5 的各模拟输入引脚的电压 范围是0 v , - - - 5 v ，而传感器输出的振动信号电压范围是o - 2 0 v ，显然与之不符，因此只 有将其调理成合适的电压，才能送入a d 进行采样。振动信号调理电路如图3 9 所示。 图3 9 振动信号调理电路 2 9 西安工业大学硕士学位论文 如图3 9 所示，以其中一个通道为例，0 v 一2 0 v 的输入信号经过两级运放( u 2 0 1 a 和u 2 0 1 b ) 后，电压调理为0 v 5 v ，符合a d 输入端的电压范围，完成了振动信号采样 的前端调理。在设计此电路时，使用了一个高精度、低噪声的双运放器件，如图3 9 所示 的u 2 0 1 a 和u 2 0 1 b ，好处是每一个调理通道所需要的两个运放由一个芯片完成，降低了 通道间的干扰。 3 2 3 缓变量信号调理电路 除了振动信号之外，考虑到现场还需要采集一些缓变量信号，系统扩展了6 路缓变量 信号输入。该信号直接采用l p c 2 2 1 4 内部集成的8 路1 0 位a d c 进行采集，如图3 1 所 示，选用管脚p o 2 7 、p 0 2 8 、p o 2 9 、p o 3 0 、p 2 3 0 、p 2 3 1 作为缓变量信号的输入通道。 由于缓变量信号的电压最大可达5 v ，已经超出c p u 的a d c 的测量范围( 0 v - - 3 v ) ，故 需要进行衰减处理，否则易使处理器芯片受到损坏。缓变量信号调理电路如图3 1 0 所示。 ( n d 图3 1 0 缓变量信号调理电路 如图3 1 0 所示，缓变量信号调理电路由分压电阻和滤波电容构成。同振动信号调理 电路类似，在设计此电路时，使用了一个高精度、低噪声的四运算放大器，好处是原本六 个通道需要六个运放，现在通过两片这样的运放就可以解决了，降低了通道间的干扰。 3 3 数据采集电路 重点介绍振动信号的采集过程。振动信号的采集过程如图3 1 1 所示。 振动信号兰二兰竺i二二三三二-!二竺叫二三三二二卜_1二二三三二悃 图3 1 1 振动信号采集过程流程图 如图3 1 1 所示，振动信号采集过程包括四个步骤：1 ) 前端信号的调理；2 ) 进入a d 后的模数转换；3 ) 每一次模数转换结束，c p u 读取采样数据；4 ) 采样过程结束后，将 采样数据送入共享内存中进行缓存。其中第一个步骤属于采样前的准备工作，已经在前文 讲过了；第二和第三个步骤是采集过程的主体，是本节重点介绍的内容；第四个步骤是有 关共享存储器电路的设计，是对采样数据的处理，属于采集过程的后续工作，这一部分将 3 硬件电路设计 在下文介绍。 在本设计中，模数转换芯片选用t i 公司的一款6 通道1 6 位分辨率且具有同步采样功 能的模数转换器a d s 8 3 6 5 。a d s 8 3 6 5 的工作时序如图3 1 2 所示。 一t c ，o 一l r 1 一 ： n v e r s 0 n 丰 枷摆n 洲=t 0 1 - 1 撕力乃 ” 、 ? t w 3 。一t 巩 一 一 一ll 一 一 d 砌扣( j 三二卜( 三互) 图3 1 2a d s 8 3 6 5 的工作时序图 c l k 为外部时钟输出。最高时钟频率为5 m h z ，采样转换过程将在2 0 个时钟周期内 完成。 丽i ：薇为通道保持模式标志位。当为低电平时，相应组内的两个通道启动转换，在 下一个时钟的上升沿转换过程开始。当三个保持信号( 再丽、丽瓦两、丽丽) 同时被选通时，六个通道可以进行同步并行转换。 e 丽是低电平信号。一般在启动转换的1 6 5 个时钟周期之后，豆丽电平由高至低， 表示转换已经完成，转换结果存入输出寄存器中，引脚豆丽的输出将保持半个时钟周期 的低电平。e 丽可被连接到c p u 的一个中断引脚上，由高到低的跳变可以触发一次读操 作。 片选信号c s 是低电平信号。当c s 为高时，并行输入引脚处于高阻态：当c s 为低电 平时，读并行数据线反映了输出缓冲器的当前状态。为了正确的从a d s 8 3 6 5 的并行数据 总线读取数据，器件必须被片选而后才能进行读操作。 3 l 积 1 8 嚣 一h 西安工业大学硕士学位论文 读信号r d 也是低电平信号。当c s 为低时，在读信号r d 的下降沿，a d s 8 3 6 5 中寄 存器的内容被更新，数据可以读出到并行数据总线。 b y t e 为使能字节输入模式。如果b