（信号与信息处理专业论文）智能测试系统中频率相位发生器的设计.pdf

智能测试系统中频率相位发生器的设计 摘要 本文阐述了智能测试系统中高精度频率相位发生器的设计。在我们设计的 智能测试系统中，需要一个频率灵活可调、相位可变的高精度信号源。本设计 在计算机操作界面上输入所要产生信号的频率与初始相位，采用计算机串口传 送输入的频率相位字，通过m a x 2 3 2 芯片进行电平转换，通过单片机a t 8 9 c 2 0 5 1 对数据处理，把它变成a d 9 8 5 0 能够接收的控制字，送入a d 9 8 5 0 ，a d 9 8 5 0 接收 到频率相位控制字以后更新，产生新的频率信号。串口传送部分采用v i s u a l b a s i c6 0 编写，利用通信控件m s c o m m 实现电口的通信。单片机程序采用 m c s - 5 1 汇编语言编写。 本设计中采用的d d s 芯片a d 9 8 5 0 ，它是可编程控制的直接数字频率合成 器。a d 9 8 5 0 由于性能优越，价格低廉，近年来使用广泛。a d 9 8 5 0 可以通过串 行口和并行口两种不同方式接收频率更新字，由于使用计算机并行口送控制字 比较简单，所以绝大部分应用的场合都使用并行口送控制字。实际上，很多计 算机的外围设备都需要连接到计算机的并行口上，相对来说并行口资源紧张。 而一般情况下，计算机提供的两个串行口c o m l 、c o m 2 的资源相对来说较为宽 松，所以在本设计中采用与计算机串口相连的方法，由串口送a d 9 8 5 0 控制字。 关键字：串口通信，a d 9 8 5 0 ，频率相位发生，单片视2 0 5 1 ，v b d e s i g no ft h ef r e q u e n c yp h a s eg e n e r a t o r i nt h e i n t e l l i g e n tt e s ts y s t e m a bs t r a c t t h ed e s i g no ft h eh i g h p r e c i s i o nf r e q u e n c yg e n e r a t o ri nt h ei n t e l l i g e n tt e s t s y s t e mi sa n a l y z e di nt h i st h e s i s af r e q u e n c y p h a s e t u n a b l ea n dh i g h p r e c i s kn s i g n a ls o u r c ei s n e e d e di nt h ei n t e l l i g e n tt e s ts y s t e m t h eu s e ri n p u t ss i g n a l s f r e q u e n c ya n di t sp h a s e t h r o u g hs e r i a lp o r to np c ，t h ep r e p r o g r a m m e dc o n t r o l l e d w o r d sa r es e n ti n t oa t 8 9 c 2 0 51 m i c r o c o m p u t e rt op r o c e s s ，t h e ni n t oa d 9 8 5 0 f i n a l l y , t h ea d 9 8 5 0g e n e r a t e sas p e c t r a l l yp u r e ，f f e q u e n c y p b a s e p r o g r a m m a b l e a n a l o go u t p u ts i n ew a v e t h ep a p e rd e s c r i b e sm a i n l yam e t h o dt or e a l i z et h e c o m m u n i c a t i o nb e t w e e np ca n da t 8 9 c 2 0 5l m i c r o p r o c e s s o ra n da d 9 8 5 0u s i n g v i s u a lb a s i ca n da s s e m b l el a n g u a g e ，i n c l u d i n gt h ec i r c u i t so f w d w a r e ，t h ef l o w c h a r to fs o f t w a r e t h ea d 9 8 5 0i sah i g h l yi n t e g r a t e dd e v i c et h a tu s e sa d v a n c e dd d st e c h n o l o g y c o u p l e dw i t h a ni n t e r n a lh i g hs p e e d ，h i g hp e r f b r m a n c e ，d ac o n v e r t e ra n d c o m p a r a t o r ，t of o r mac o m p l e t ed i g i t a l l yp r o g r a m m a b l ef r e q u e n c ys y n t h e s i z e ra n d c l o c kg e n e r a t o rf u n c t i o n a d 9 8 5 0a p p l i e sw i d e l yi nr e c e n ty e a r sb e c a u s ei t sp r i c e i sn o te x p e n s i v ea n di t sp e r f o r m a n c ei ss u p e r t h ef r e q u e n c yt u n i n gc o n t r o l ，a n d p h a s em o d u l a t i o nw o r d sa r el o a d e di n t oa d 9 8 5 0v i aa ? a r a l l e lb y t eo rs e r i a l i l l o a d i n gf o r m a t m o s to f a p p l i c a t i o no f a d 9 8 5 0u s ep a r a l l e ll o a d i n gf o r m a tb e c a u s e p a r a l l e ll o a d i r ：g f o r m a ti s s i m p l e rt h a n a n o t h e r b u tp a r a l l e lp o r tr e s o u r c ei s s c a r c e s ot h es e r i a ll o a d i n gf o r m a ti sa d o p t e di nt h i sd e s i g n k e y w o r d s ：s e r i a l c o m m u n i c a t i o n ，a d 9 8 5 0 ，f r e q u e n c yp h a s eg e n e r a t e ， m i c r o p r o c e s s o r2 0 5l ，v b i i i 引 言 频率源钦喻为现代电子系统的“心脏”。它是当今通信、雷达等电子系统实现高性能指 标的关键部分。可以说，现代电子设备和系统的功能实现都直接依赖于所用频率泷的性能。 频率源性能是伴随着频率合成技术进步而发展的。从早期的直接式频率合成技术，到第二代 锁相式频率合成技术，直到目前较先进的l 。：接数字式频率合成技术( d d s ，d i r e c td i g i t a l s y n t h e s i s ) ，经历了三个发展阶段。可以认为，直接频率合成技术( d d s ) 的出现导致了频率含 成领域内的第二二次革命。虽然早在7 0 年代，t i e r n c yj 等人就在“d i g i t a lf r e q u e n c y s y n t h e s i s ”一文中首先提出了d d s 的概念，但直至现代微电子及数字技术的迅猛发展，才使 d d s 的系统性能又比d f s 系统上了一个更高的台阶。d d s 较之以前的频率合成技术，具有频 率转换时问极短、频率分辨率极高、输：h 相位连续、可编程、低成本、低功耗、全数字化 易于集成等突出优点。因此，它得到越来越广泛的应用，成为当今现代电子系统及设备中频 率源的首选。 本设计中署用的d d s 芯片a d 9 8 5 0 ，它是可编程控制的直接数字频率合成器。a d 9 8 5 0 由 于性能优越，价格低廉，近年来使用广泛。a d 9 8 5 0 可以通过串行口和并行口两种不同方式 接收频翠更新字，由于使用计算机并行口送控制字比较简单，所以绝大部分应用的场合都 使用并行口送控制字。实际上，很多计算机的外围设备都需要连接到计算机的并行口上， 相对来说并行口资源紧张。而一般情况下，计算机提供的两个串行口c o m m l 、c o m m 2 的资源 相对来说较为宽松，所以在本次设计中采用与计算机串口相连的方法，由串口送a d 9 8 5 0 控 制字。 在设计中需要解决的问题有，v b 程序的编写、串口数据正确的收发、a d 9 8 5 0 频率更新 时序的配合等等。在f 丽的诊寸审给出详细说明。 1 1 系统组成 第一章硬件电路设计 系统组成框图如图1 1 所示。该系统能够产生智能测试系统中所需的高精度频率信号。 它的核心是d d s 芯片a d 9 8 5 0 。 首先，利用v b 控件m s c o m m 将v b 程序转换好的控制字通过计算机串口发出。从串 口发出的信号首先进入芯片m a x 2 3 2 ，因为计算机串口发出数据使用r s 2 3 2 c 电平，是负 逻辑，与t t l c o m s 电平正好相反，将信号用电平转换芯片m a x 2 3 2 转换电平后送入单 片机。单片机a t 8 9 c 2 0 51 对接收到的信号进行处理后送出，同时提供a d 9 8 5 0 接收控制字 与进行频率更新所需要的控制信号。a d 9 8 5 0 接收到单片机送来的数据与控制脉冲后，对频 率进 亍更新，即产生在满足计算机操作界面上输入的频率和初始相位的信号。 p c 机 a d 9 8 5 0 m a x单片机 2 3 22 0 5 lq o u t r l o u 了r dp 5f o u d r dp l 口d o - d 7 t dp 37w c l k t dt 2 0 u t 图1 1 系统组成框图 f i g 1 1ab l o c kd i a g r a mo ft h es y s t e m 具体电路连接见图l 一2 系统电路图。 2 图1 2 系统电路图 f i g 1 - 2ac ir c u i to f t h e8 y s t o m 1 2p c 机与单片机的串行接口 采用单片机a t 8 9 c 2 0 5 1 完成数据格式的转换和a d 9 8 5 0 控制信号的产生。a t 8 9 c 2 0 5 1 是 一个低电压，高性能c m o s8 位单片机，片内含2 kb y t e s 的可反复擦写的只读程序存储器 ( e p r o m ) 和1 2 8b y t e s 的随机存取数据存储器( r a m ) ，器件采用a t m e l 公司的高密度、非 易失性存储技术生产，兼容标准m c s 一5 1 指令系统，片内嚣通用8 位中央处理器和f l a s h 存 储单元。 a t 8 9 c 2 0 5 1 是一个功能强大的单片机，但它只有2 0 个引脚，1 5 个双向输入输出( i o ) 端口，其中p 1 是个完整的8 位双向i o 口，两个外中断l ，两个1 6 位可编程定时计数 器，两个全双向串行通信口，一个模拟比较放大器。引脚分配见图卜一3 。 同时a t 8 9 c 2 0 5 1 的时钟频率可以为零，即具备可用软件设置的睡眠省电功能，系统的 唤醒方式有r a l , i 、定时计数器、串行口和外中断口，系统唤醒后即进入继续工作状态。省 电模式中，片内r a m 将被冻结，时钟停止振荡，所有功能停止工作，直至系统被硬件复位 方可继续运行。 广、_ r s t 口1 2 0bv c c 【n x d ) p 3 od21 0 bp 17 f t x d ) p 3 1 吲31 日扫p l6 x t a l 2 q4 17 口p 1 + 5 x t a 口5 16 口p 14 c 田1 巾) p 32 匕j6 1sbp l3 ( i m ) p 33 d7 1 4bp l2 ( t o lp 34 d813 bp l1 ( a i n i c t l p 35d912 bp 10 ( 川n o ( ，n d 臼1 0 ”口p 3r 图l 一3a t 8 9 c 20 5 1 引脚分配图 主要功能特性： o 兼容m c s 5 1 指令系统 o 2 k 可反复擦写( 1 0 0 0 次) f l a s hr o m o i 5 个双向i 0 口 o6 个中断源 两个1 6 位可编程定时计数器 o 2 7 - 6 0v 的宽工作电压范围 时钟频率o 一2 4m h z o 1 2 8 x 8 b i t 内部r a m o 两个外部中断源 。两个串行中断 。可直接驱动l e d 翰两级加密位 。低功耗睡眠功能 。内置一个模拟比较放大器 。可编程u a r l 通道 口软件设置睡眠和唤醒功能 a t 8 9 c 2 0 5 1 内部结构见图1 4 。 斟卜4a t 8 9 c 20 5 1 内部结构图 f i g 1 4ad i a g r a mb 1o c ko fa t 8 9 c 20 5 1 在进行串口通信时，使用单片机的串行接口u s a r t 。它是一个全双工的通信接口，d j s c o n 串行控制寄存器来控制。 s c o n 寄存器的每位含义如下： r i ：接收中断标志位。在模式o 下，当第8 位结束时，硬件会将其设为1 ；在其他模式下， 在停止位的一半时由硬件设定，此位必须由软件清除。 t i ：发送中断标志位。在模式0 下，当第8 位结束时，硬件会将其设为1 ：在其他模式下， 在停止位的开始时由硬件设定，此位必须由软件清除。 r b 8 ：在模式2 或3 时，发送的第9 数据位放入此位。在模式1 时，若s , 1 2 = o ，则r b 8 为接 收到的停止位。模式0 时，r b 8 没作用。 t b 8 ：在模式2 或3 时，发送时的第9 数据位由软件控制。 r e n ：由软件设定或清除，以决定是否接收串行输入数据，r e n = i 接收，r e n = 9 发送。 s m 2 ：当串行口为模式2 或3 时，使能多处理器通信功能。在模式2 或3 时，如果s m 2 = i ， 则当接收到第9 数据位为0 时，r i 不动作。在模式1 时，若s m 2 = i ，当接收到的停止位不 正确时，r i 也不动作。在模式0 时，s m 2 必须为0 。 s m l ：串行口模式选择。 s m o ：串行口模式选择。 u s a r t 共有四种工作方式： 1 m o d e ( ； 当l , i o d e o 只发送或接收8 位数据时，数据由r x d 输出或接收，而t x d 作为发送或接收 数据的移位脉冲，其移位脉冲的频盔固定为石英晶体振荡频率的1 1 2 ，是无法改变的。其 工作情形是：将要发送出去的8 位数据存入s b u f 寄存器，而u a r t 会将s b u f 的数据转换成 8 位的串行数据输出，当第8 个位发送结束后，会设定t i 为l ，可由j b c ，l - i ，l o o p 来检测 并清除t i 为0 。作为串行接收外部数据时，只要设t i = o ，r e n = i ，u a r t 就可以串行方式接 收数据。其工作情形是：当8 个位的数据接收后，u a r t 会将它存入s b u f ，且将r i 设为1 ， 可用j b cr i ，l o o p 检测并清除r i 。 2 m o d e l 发送或接收1 0 位的数据，此1 0 个位分别是1 个起始位( s t a r tb i t 为0 ) 、8 个数据位 和1 个停止位( s t o pb i t 为1 ) 。m o d e l 发送数据的速度( 称为波特率b a u dr a t e ) 是可变 的由? i m e ! 1 或t i m e r 2 控制且最好工作在m o d e 2 ( 自动载入模式) ，这样只要设定t 1 一 次即可。当u a r t 接收( r x d 引脚) 到一个字节的数据后，会使s c o n 寄存器内的r i 位设定 为1 ，c p u 只要检查r i = i 就知道u a r t 已接收到数据。若数据通过u a r t 输出时( t x d 引脚) ， 在8 个位输出完毕后，s c o n 寄存器内的t i 位或被设定为l ，c p u 只要检查到t i = i 就可知 道可以再发送下一个字节。 3 m o d e 2 此模式共发送或接收1 1 位的数据，分别是1 个起始位( s t a r t b ：r 为0 ) 、8 个数据位、 1 个t b 8 ( 在s c o n 内) 位和1 个停止位。其发送速率为振荡频率3 2 或振荡频率6l 。 4 m o d e 3 m o d e 3 与m o d e 2 的功能几乎完全一样，不同的是m o d e 2 的发送速率固定，而m o d e 3 是 6 可变的( 由t i - _ t e r l 或t i i e r 2 所控制) 。 在本设计中，串行端口使用m o d e l 。印按设定的波特率收发数据，每8 位数据前加1 位起始位，后加一位停止位。收到的数据由p l 口送出。p 3 7 和p 3 5 分；j 连接a d 9 8 5 0 的 w c l k 、f 0 一u d ，提供控制信号。 计算机串口传输数据是采用r s 一2 3 2 c 协议的。r s 一2 3 2 c 是美国电子工业协会( e i a ) 正 式公布的，存异步通信中应用最广的标准总线。该标准适用于d c i ! 和d t e 问的串行二进制 通信，最高数据传送速率可达1 9 2 k b p s ，最跃传送电缆可达1 5 米。r s 一2 3 2 c 标准的电平采 用负逻辑，规定+ 3 v + 1 5 y 之问的任意电平为逻辑“0 ”电平，一3 v 一1 5 v 之间的任意电平 为逻辑“1 ”电平，与t t l 和c m o s 电平是不同的。在接口电路和计算机接口芯片中大都为 7 f t l 和c m o s 电平，所以在通信时，必须进行电平转换，以便与r s 一2 3 2 c 标准的电平匹配。 m a x 2 3 2 芯片可以完成电平转换这一工作。 m a x 2 3 2 芯片是m a x 公司生产的低功耗、单电源双r 5 2 3 2 发送接收器。适用于各种 e i a 一2 3 2 e 和v 2 8 v 2 4 的通信接口。m a x 2 3 2 芯片内部有一个电源电压变换器，可以把输入 的+ j v 电源变换成r s 一2 3 2 c 输出电平所需1 0 r 电压，所以采用此芯片接口的串行通信系统 只要勇一a ；j + 5 v 电源就可以。其价格低，可在一般需要串行通信的系统中使用。 m a x 2 3 2 的引脚t 1 i n 、t 2 i n 、r i o u t 、r 2 0 u t 为接t t l c m o s 电平的引脚。引脚t i o u t 、 t 2 0 u t 、r 1 i n 、r 2 t n 为接r s 一2 3 2 c 电平的引脚。因此t t l c m o s 电平的t 1 i n 、t 2 i n 引脚应 接a t 8 9 c 2 0 5 1 的串行发送引脚t x d ；r i o u t 、r 2 0 u t 应接a t 8 9 c 2 0 5 1 的串行接收引脚r x d ； 与之对应的r s 一2 3 2 c 电平的t i o u t 、f 2 0 u t 应接p c 机的接收端r d ：r 1i n 、r 2 i n 应接p c 机 的发送端t d 。m a x 2 3 2 引脚及外围器件连接见图1 5 。 图1 5 i t a x 2 3 2 接口电路 f i g 1 * 5i n t e r f a c c i r c u i to f m a x 2 3 2 r 7 m a x 2 3 2 外围需要4 个电解电容c 1 ，c 2 ，c 3 ，c 4 ，是内部电源转换所需电容。其取值均为1 “f 2 5 v 宜选用钽电容并且尽量靠近芯片。c 5 为0 1uf 灼去耦电容。 1 8 频率合成部分 1 3 1d d s 的基本原理 从一个或多个基准频率中产生多种频率的器件成为频率合成器，这类器件在通讯系统 中应用已有几十年的历史。频率合成的传统方法是混频晶体振荡器频率或采用锁相环技术。 频率合成技，r 一直是无线电技术和通信技术中较为关键的问题，传统的p l l ( 锁相环) 技术中 频率分辨率、跳频时间、相位噪声因素的相互制约一支困扰着工程技术人员a 利用原有的 技术方案解决现代通信问题变得越来越豳难。随着i c 制造工艺和计算机嵌入技术的不断发 展，d d s 技术应运而生，并且在近几年已成为人们关注的热点。r ai 。：它全部采用数字技术，并 从十霎位的乒j 度出发进行频率合成，具有优良的特性。 随着数字技术在电予仪表和通讯系统中的广泛应jj ，用数字控制方法从一个基准频率 源产：生多种频率的技术，即直接数字合成技术( d o s ) 得到飞速发展。由于应用了全数字式 大规模集成技术，具有体积小，价格低，频率分辨率高，频率快速切换，易于智能控制等优点。 近年来d d s 发展迅速，出现了如q 2 3 6 8 、a d 9 8 3 5 、a d 9 8 5 0 髻一系列芯片a 图i 一6d d s 基本结构框图 f 嘻卜6b asi ed d sb 1 0 c kd i a g r a m d d s 的基本结构框图如图1 6 所示。图1 扣正弦查询表是一个可编程只读存储器( p r o m ) ， 它存有一个或多个完整用期的正弦波数据，地址计数器在时钟脉冲f 。的驱动下，依次形成 存有正弦数据的p r o m 的地址，这样，p r o m 地址中相应的正弦数据被输出到寄存器，经数 模转换器变为模拟信号，再经低通滤波器( l p f ) 滤去高次谐波，就可得到一个频谱纯净的f 弦波。图中电路的主要缺点是输出频率的改变只能通过改变基准频率或重新对p r o m 编程才 能实现，这在实际应用中是很不方便的，需要进行改进。 一种常用的改进方式如图卜7 所示。 图l 一7 可编程d d s 系统 f i g 1 7f u n c t i o l l a ld d sb i o c kd ia g r ：t f o 该i ) d s 系统的核心是相位累加器，它由一个加法器和一个r l 位相位寄存器组成。每个 时钟周期它的内容更新一汐：，即每来一个时钟脉冲，相位增量寄存器的值m 被累加到相位 累加器中。也可以说，相位寄存器的内容随时钟f 。以步长m 增加。设相位增量寄存器中的 值为o o 0 1 ，而相位累加器的初值为o o 0 0 。当累加器为3 2 位时，则需要2 ”个时钟周期， 相位累加器才能再回零，完成一个周期的循环。若相位增量寄存器中得值为m ，则相位寄 存器每经2 “m 个f 。时钟周期回到初值。相位寄存器的输出作为正弦查询表的地址输入，每 个地j l ：x , j 应正弦波o 。3 6 0 。中范围的一个相位点，而每个地址对应的单元中存有和相位 对应的正弦波的f 陆度值。这样，通过正弦查询表，把相位寄存器输出的相位地址信息变换 为对应的正弦幅度信号，再经数模转换器和低通滤波器，形成所需的正弦波。 如上所述，若相位增量寄存器中的值为m ，则相位寄存器完成一个循环需2 “肺个时钟 周期，相应正弦查询表也经过一个循环回到初始位置，整个d d s 系统输出一个正弦波。也 就是蜕，输出正弦波的周期t ，- t 。2 “m ，或输出频率为f 。= m f 。2 “。 在实际d d s 系统中，相位累加器n 位输出并不全部加到查询表上，而是把低位截去， 仅留高端1 3 一1 5 位。采用这种相位截断的方法可减小查询表的长度而不影响输出频率的分 辨率，例如m = l 时，系统的分辨率仍为f 。2 “当然，相位截断会在输出增加一个很小的相 位噪声。另外，d a c 的分辨率通常小于查询表长度2 4 位，这也会增挑输出端的量比噪声。 但是对3 2 位裂加器，1 j 位务询表氏度和1 2 位d a c 的d d s 系统在选定m 值后的输出频谱分 析来看，由相位截断和d a c 分辨率引起的尖峰并不影i l 向大多数的应用。 d d s 系统输出频率范围有定限制，n 。判据说明，时钟频率必须至少两倍于输出频 率。最高输出频率的实际限制约为时钟颂率的三分之一。 和基本的锁相环系统不同，在d d s 系统中，基波频率之夕 的高次谐波将反馈回基带。 这些谐波不能被抗混叠滤波器消除。 在许多d d s 应用中，d d s 系统的d a c 输出频谱纯度是主要的考虑因素。但测量、描述 和分析这个特性需要考虑几个相关因素。在d d s 系统中，即使一个理想的n 位数模转换器， 也会产生谐波，谐波i 陌值大小依赖于输出频率和时钟频牢的比值，这是因z 数模转换器量 化噪声频谱随上述比率变化。量化噪声以白噪声的形式出现利均匀地分布于n 。带宽上的 假设，在d d s 系统中是不成立的。如果数模转换器输出频率为时i ； 频率自0 约数，则量化噪 声将集中于输出频率的倍数，然而当输出频率有轻微的偏移时，量化噪声就变得更随机。 1 3 2a d 9 8 5 0 的基本原理 a d 9 8 5 0 是用先进的d d s 技术制造的高集成度器件，配合内部高性能和高速的数模转换 器及比较器，可实现全数字编程的频率合成器和时钟发生器。 a d 9 8 5 0 在外接精密的基准时钟泺后，可输出一个频谱纯t 、频率和相位都可编程控制 的正弦波，此正弦波可直接用作频率信号源或转换成方波再输蹦。a d 9 8 5 0 的时钟频率可达 1 2 5 m h z 。 a d 9 8 5 0 的高速d d s 核心可提供3 2 位频率控制字，在1 2 5 m h z 时钟频率下输出频率分辨 率达0 0 2 9 1 h z 。a d 9 8 5 0 的电曙结构允许输出频率达到时钟频率的一半，即6 2 5 m h z 。 a d 9 8 3 0 还提供5 位数据字用来控制输出渡形相位，允许相位按增量1 8 0 。、9 0 。、4 5 。、2 2 5 。、1 1 2 5 。或这些值的组合形成的增量移动。 a d 9 8 5 0 的输入接口比较简单，可以用8 位并行口或串行口直接输入频率控制及相位控 制数据。 a d 9 8 5 0 采用c m o s 工艺制造，功耗小。在时钟频率1 i o m h z ，电源电压3 3 v 时，功耗只 有1 5 5 m w 。在1 2 5 m h z 时钟频率下，5 v 电源电压供电时，功耗为3 8 0 m v i 。a d 9 8 5 0 电源电压范 1 0 围为3 3 5 v 。a d 9 8 5 0 还有休眠工作模式，此时功耗更低。 a d 9 8 5 0 采用2 8 脚的s s o p 表面封装，其工作温度范围为一4 0 + 8 5 。共引脚排列如图 1 8 所示。 d d i a d 9 8 5 0 d d ； d ld 6 l s b d od 7 m s b d o n dd g n d d v d dd v d d w c l kr e s e t f qu d i o u t c l k i n1 0 u t b a g n da g n d a v d da v d d f b e ld a c b l 0 0 u t bv i n p 0 0 u tv i n n 图1 8a d 9 8 5 0 引脚图 f i g 1 8p i nc o n f i g u r a t i o n so fa ) 9 8 5 0 各引脚功能简述如下。 c l i ( i n ( 引脚9 ) 基准时钟输入，它可以是连续的c m o s 电平脉冲波形或基准在1 2 电源电 压的正弦波。 r 。( 引脚1 2 )这是数模转换器的外部电阻r 。连接端，飚，用于设嚣转换器的满度输出电 流，一般应用时( 满度电流i 。r = l o m a ) ，r s e r 为3 9 k q 。r 。和i 。，的关系为i 。t - 3 2 ( 1 2 4 8 v r w ) 。 a c n d ( 引脚1 0 ，1 9 ) 模拟地。 d g n d ( 引脚l l ，1 8 ) 模拟电路电源电压。 d v d d ( 引脚6 ，2 3 )数字电路电源电压。 w - c l k ( 引脚7 )数据字装入时钟，在装入并行或串行的频率和相位控制字时使用。 f q u d ( 引脚8 )频率更新，在f 0 一u d 上升沿，把输入寄存器数据装入频率相位数据寄 存器，更新d d s 的输入频率和相位，同时把地址指针复位到输入字“0 ”。 d 0 d 7 ( 引脚l 4 ，2 5 2 8 ) 8 位数据输入，d 7 为高位，d 0 为低位，这是加裁3 2 位频率字 和8 位相位字的数据接口，d 7 ( 引脚2 5 ) 也作为4 0 位串行数据字的输入口。 r e s e t ( 引脚2 2 )复位功能，当它为“l ”时，除输入寄存器外的所有寄存器被清零。 i o u t ( 引脚2 1j 数模转换器的模拟输出电流。 i o u t b ( 引脚2 0 )数模转换器的互补模拟输出电流。 d a c b l ( 引脚t t ) 转换器的基准电压，内部设置。通常该引脚不连接其他电路，以使器件 有最佳性能。 v i n p ( 引脚1 6 )比较器的同相输入端 v i n n ( 引脚1 5 )比较器的反孝h 输入端 q o u t l 3 ( 引脚1 ：) 比较器输出 q o ( 引脚1 3 ) 比较器的互补输出 a d 9 8 5 0 的内部结构和可编程d d $ 系统是基本相似门，只是增加了相位控制的功能。数 据和控制寄存器长度为4 0 位，其中3 2 位用于频率控制，5 位用于相位控制，l 位为电源休 眠功能控制，2 位是厂。家保留的测试控制位。这4 0 位控制字可通过并行方式或串行方式输 入。在并行方式中，通过8 位总线d 7 d o 把数据劳入输入寄存器，全部4 0 位需要装5 次。 输入寄存器q ：的数据在f q - u d 卜升沿装入相位控制寄存器和控制频率的相位累加器，从而 更瓤d d $ 的频率和相位，同时使地址复位到第一个输入寄存嚣，再开始另一数据输入。输 入过程是w - c l k 的上升沿装入8 位数据，地址指针指向下一组输入寄存器，连续5 个w - c l k 上升沿后，4 0 位输入寄存器装满。w - c l k 的边沿就不褥起作用，直到复位信号或f q u d 上 升沿把地址指针复位到第一个寄存器为止。其时序关系如图1 9 所示。 蝴。一厂 一一厂 l t 0 一l 一 黼洲nn 门n 几门n 叫一r 门一 f k f 一 一一，隧兹凌夏凌兹缓琵弦弦霾缓琵霆冱缓缓避 稠频率( 相位) 新频率( 籀搜， t 【1 s ，t 嘣，t ，t u ，t c u 的最小值为3 5 n s 。 t t t f l ，t f d 最小值为7 n s t 一的值，对频率变化为1 8 个时钟周期，对相位变化为1 3 个时钟周期 图1 9 并行输入和输出更新时序图 f i g 。1 9p a r a l l e l l o a df r e q u e n c y p h a s eu p d a t et i i n l n gs e q u e n c e 住 h 触 ” 在本设计中，虽然使用计算机串口传递数据，但数据经过单片机处理后，可以由单片 机的串口发出，也可由数据口p l 送出。这里采用数据由p i 口送出，薄次8 位，故为并行 方式。8 位并行输入字各位含义如下表所示。 7 l o r dd a t a 7 d a t a 6 d a t a 5 d a t a 4 d a t a 3 d a t a 2 d a t a 1 d a t a 0 t v o1 ) h a s e 一5 4p h a s e - b 3p h a s o b 2 p h a s e b l p h a s e b op o 、v e r d o w nc o n t r o lc o n t m l ( m s b ) ( l a b ) w if r e q b 3lf r e q b 3 0 f r e q b 2 9f r e q b 2 8f r e q b 2 7f r e q b 2 6f r e q - b 2 5f r e o b 2 4 ( m s b ) w 2 g r e q b 2 3f r e q b 2 2 f r e q b 2 1f r e q b 2 0f r e q b 1 9g r e q bl 8f r e q - bl 1f r e q _ b 2 6 w 3 f r e q b 1 5f r e q - h 1 4n e q b 1 3 f r e q - b 】2f r e q b 1 1f r e q b1 0f r e q b 9f r e q h 8 w 4 f r e q 咄7f r e q l 0f r e q b 5 f r e q h 4 0 e a _ b 3 f r e q b 2f r e q b lf r e q o o ( 1 。s b ) 袁1 18 位并行输入芋各位含义 t a b 1 18 - b i cp a r a l l e l - 1o a dd a t a c o a tr 0 1 v o rc lf u n c “o a a la ss igr l m n t 3 2 位的频率控制字是由下面的公式确定的： f o u r = ( ap h a s e c l k i n ) 2 。? 其中p h a s e 是3 2f 立频率控制字，c l k i n 是以m h z 为单位的输入参考时钟，f o u r 是输 出信号的频率。 5 位的相位控制字j 共有3 2 种组合，每一种代表一个初始相位的值，对应关系如下 0 0 0 0 0 0 0 0 0 10 0 0 1 00 0 0 1 l0 0 1 0 0o o l 0l0 0 1 1 0o ，1 l l l o 。 1 12 5 。2 2 5 。3 3 7 5 。4 5 。5 6 2 5 。6 7 j 。7 87 5 。 0 1 0 0 0 0 1 0 0 10 1 0 1 00 1 0 l l0 1 1 0 00 1 l o l0 1 00 1 1 1 1 9 0 。 1 0 1 2 5 。1 1 2 5 。1 2 37 5 。1 3 51 4 6 2 5 。1 5 7 j1 6 8 7 5 。 ， i 0 0 0 01 0 0 0 1 1 0 0 1 01 矗) 1 11 0 1 0 0l o l o l1 0 1 】01 0 1 1 1 1 8 0 。1 9 1 2 5 。2 0 2 5 。2 1 3 7 5 。2 2 5 。2 3 6 2 5 。2 4 7 5 。2 5 8 7 5 1 1 0 0 01 1 0 0 l 1 1 0 1 01 1 0 1 1l l l o o“1 0 11 1 1 1 01 u 1 l 2 7 0 。2 8 1 2 5 。2 9 2 5 。3 0 3 7 5 。 3 1 5 3 2 6 7 5 。 3 3 7 5 。3 4 8 7 5 。 表卜2 相位控制字与实际初始相位的对应关系 需要注意的是，输入字l 辛的有些码是工厂保留的测试码，用户不要使用，否则将使 a f 9 8 5 0 不能i e 常工作。这些测试码是：并行输入时的w o = 1 0 和w f x o i ，串行输入时的w 3 2 w 3 3 为0 1 ，1 0 ，1 l 。 a d 9 8 5 0 用5 位数掘控制波形相位，用3 2 位数据经相位累力i j 器控制输出信号频率。为 了减小正弦查咖表长度，送入查询表的控制字只有高1 4 位，其他位被截去，这不影n 向输船 频率分辨率，对最终输出仪增加个很小的相位噪声。正弦查询表输出为1 0 位，经数模转 换器后输：q 互补的模拟i = f _ l 流。通过外接电阻r s e t ，还可调节转换器输出的满量程电流。转 换嚣的“埂 、电压为1 v 。 a d 9 8 5 0 内部带有高速比较器。数模转换器输出经滤波后再通过这个比较器，可使正弦 输出信号变为抖动很小的脉冲输出，它可份为模数转换器的采样脉冲使用。 a d 9 8 5 0 的复位时序如图1 1 0 所五? 、。 鞲f ( ：l k 辟芒o e r t n 最小为3 5 n s t 肼最小为2 个时钟周期 t n s 最小为5 个时钟周期 t l 最小为1 3 个时钟周期 图l l0a d 9 8 50 复位时卒图 f i g 1 10m a s t e rr e s e tt i m i n gs e q u e n c e a d 9 8 5 0 的一些极限应用参数如下： 最大结温为1 6 5 。c ，v d d 最大为6 v ，数字输入电平应在一0 7 v 到v d d 之间，数字输出 端连续输出电流应小于5 m a ，数模转换- 输出电流最大值为3 0 m a ，引脚温度( 1 0 秒) 小 于3 0 0 。 a d 9 8 5 0 在数字通信、频率合成、时钟发生器等领域有广泛的应用。在作为时钟发生器 1 4 使用时，输出频率要小于基准r t , l 钟的3 3 ，这样可避免混叠后谐波信号落入有用输出频带 内，从而降低对外部滤波器的要求。a d 9 8 5 0 的基准时钟频率不能小于i m h z ，否则器件商 动进入电源休眠方式而停止工作，斑到时钊一频率高于1 m h z 时，才恢复正常工作。 a d 9 8 5 0 是对静电放电灵敏的器件，使用中应注意静电防护。 a d 9 8 5 0 应用电路的印刷扳制作对发挥它的性能也很关键。印刷板应有专门的电源层和 接地层，层面应连续，不要在1 - 面蚀刻引起层面不连续的线条。在多层板的硕层应留有接 地面，为表面安装器件提供方便。分立的模拟接地面和数字接地面应在a d 9 8 5 0 处把它们连 接在一起。不要在a d 9 8 5 0 器件下面走线，以免把噪声耦合进：岱片。数字, ：f d i g 拟信- g 线尽嚣： 分无走线。印制线路板相对面的走线应相互正交，以减少线路板的谈通影响。为避免把噪 声辐射到线路板的其它部分，对高速开关信号( 例如时钟脉冲) 应该周地线屏蔽。a d 9 8 5 0 的电源线条应尽可能宽，以使电源线阻抗低，城小尖峰影响。模拟电源和数字电源相互独 立，并加良好的去耦电路，例如用高质量的陶瓷去描电容连接各自的e 强源和地引脚，劳且 去耦电容尽可能靠近器件。 第二章软件的设计 在软件的设计上，采用可视化语言v i s u ；? lb a s i c6 0 来完成操作界面。用户只要在相应 的组合框中选择或输入所要产生的频率和它的初始相位，点击发送控制字按钮，v b 程序就 会将输入的频率和相位转换成a d 9 8 5 0 的控制字，然后利用通信控件m s c o m m 将控制字 由计算机的串口发出。虽然v b 程序已经将频率和相位的值转换成相应的控制字，但通过 串1 3 发送出去的控制字不能直接送到a d 9 8 5 0 中去，因为通过；# e l 发送出去的数据为了能 够实现正确地收发，每一个字节的前后都会加上起始位和停止位。虽然起始位和停止位的 长度可以设置，但只要包含起始位与停止位，再送入a d 9 8 5 0 内的数据就不正确了。所以 订算机串口发送出去的控制字并不是直接送入a d 9 8 5 0 ，而是送入单片机a t 8 9 c 2 0 5 1 ，单 片机完成的功能就是将控制字的起始位和停止位去掉，同时提供a d 9 8 5 0 所需要的一些控 制信号，保证控制字正确送入后更新频率和相位。 2 1v b 程序设计 目前，v i s u a lb a s i c ( 简称v b ) 已成为w i n d o w s 系统开发的主要语言，以其高效、简 单易学及功能强大的特点越来越为广大程序设计人员及用户所青睐。v b 支持丽向对象的程 序设计，具有结构化的时间驱动编程模式并可以使用无限扩增的控件。在v b 应用程序中可 以方便地调用w i n d o w sa p i 涵数，使得编程效率提高，应用功能增强a 利用v b 提供的这些功能，我们可以有三种方法完成串口通信，- - 7 十是用v b 提供的具 有强大功能的通信控件；另一种方法是调用w i n d o w sa p i 函数，使用w i n d o v s 提供的通信 函数编写移植性强的应用程序；第三是利用文件的输入输出完成，该方法筒便易行，但有 一定的局限性。 在本设计中，利用通信控件( m s c o m m ) 完成串口通信。 v b 提 j ：了通信控件m s c o m m ，文件名为m s c o m m v b x