（信号与信息处理专业论文）多通道数据采集、存储及显控系统设计.pdf

摘要 在现代的科学研究和工程实践中，为了获取更大容量的、丰富的目标信息， 人们对数据采集、存储系统的设计提出了更高的要求。各个领域中不仅希望能同 时采集路数更多的数据以及获得容量更大的存储空间，而且要求能对采集的数据 进行简单的处理分析并实时显示分析结果。本文以实验室与某所合作的项目为依 托，在实验室原有成果的基础上，设计了一套多通道数据采集、存储及显控系统。 该系统有着非常强大的采集、存储功能，灵活、丰富的显控方式。该系统由两块 标准的6 u 板卡组成，包括多通道数据采集板和大容量存储板卡，两块板卡通过板 间互联进行数据传输。 本文酋先分别介绍了两块板卡的硬件设计，并对设计中所用烈的核心控制芯 片f p g a 和存储芯片d d r 2 、f l a s h 等做了详细的介绍，包括芯片的选型和相关 设计；接着重点介绍了板间通信及接口设计；然后介绍了显控设计中用到的 o p e n g l 软件接口；最后对与系统相关的新技术进行了展望。 关键词：多通道大容量板问通信d d r 2f l a s ho p e n g l a bs t r a c t i nm o d e ms c i e n t i f i cr e s e a r c ha n de n g i n e e r i n gp r a c t i c e ，i no r d e rt oo b t a i ng r e a t e r c a p a c i t y , a n dar i c ht a r g e ti n f o r m a t i o n ，p e o p l ep u tf o r w a r dh i g h e rr e q u i r e m e n t sf o rt h e d e s i g no ft h ed a t ac o l l e c t i o n ，s t o r a g es y s t e m v a r i o u sf i e l d sa tt h es a m et i m en o to n l y h o p et oc o l l e c tm o r ed a t ai n t ol a r g eo n e s ，a n da c c e s st om o r es t o r a g ec a p a c i t y , a n d r e q u i r e st h ed a t ac o l l e c t e dc a nh a n d l eas i m p l ea n a l y s i sa n dr e a l t i m ed i s p l a ya n a l y s i s r e s u l t s t h i sp a p e ri sb a s e do nai t e mo ft h ec o o p e r a t i o n 谢t hs o m ei n s t i t u t e ，d e s i g n sa s e to fm u l t i c h a n n e ld a t aa c q u i s i t i o n ，s t o r a g ea n dd i s p l a yc o n t r o ls y s t e mb a s e do nt h e o r i g i n a lr e s u l t si nt h el a b o r a t o r y t h es y s t e mh a sav e r ys t r o n gc o l l e c t i o n ，s t o r a g e ， f l e x i b l ea n dr i c hd i s p l a yc o n t r o lm o d e t h es y s t e mc o n s i s t so ft w os t a n d a r d6 ub o a r d ， i n c l u d i n gm u l t i c h a n n e ld a t aa c q u i s i t i o nb o a r da n dl a r g e - c a p a c i t ym e m o r yb o a r d ，t w o b o a r d sc o m p l e t ed a t at r a n s m i s s i o nt h r o u g ht h ei n t e r c o n n e c t i o n f i r s t l y , t h ep a p e ri n t r o d u c e st h et w ob o a r dh a r d w a r ed e s i g n ，a n dm a d e sad e t a i l e d i n t r o d u c t i o no ft h ec o r ec o n t r o lc h i pf p g a ，a n dm e m o r yc h i p sd d r 2 ，f l a s h ，e t c i n c l u d i n gt h es e l e c t i o na n dc h i p r e l a t e dd e s i g n ；n e x t ，f o c u s e so nc o m m u n i c a t i o n b e t w e e nb o a r d sa n di n t e r f a c ed e s i g n ；t h e n ，i n t r o d u c e dt h eo p e n g ls o t h v a r ei n t e r f a c e u s e di nt h ed e s i g n ；a tt h ee n d ，n e wt e c h n o l o g i e sr e l a t e dt ot h es y s t e mw e r ep r o s p e c t e d k e y w o r d s ：m u l t i - c h a n n e ll a r g e - c a p a c i t y c o m m u n i c a t i o nb e t w e e nb o a r d d d r 2f l a s h o p e n g l 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中傲了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解茜安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 本人签名： 导师签名： 日期 日期 第一章绪论 第一章绪论 1 1 论文产生的背景 在现代信号处理系统中，多通道数据采集存储系统广泛应用于各种商用以及 工业领域中，比如雷达、声纳、图像处理、语音识别、通信、瞬态信号测试等领 域。在军工领域，特别是在机载系统、舰上系统及弹上设备中，往往产生宽带信 号或上升沿下降沿较陡的模拟信号。对这样的模拟信号往往需要将其数字化后传 输至计算机进行数值分析，并能实时显示分析结果。同时，这些信号往往要对一 些相关信号同时测量，相关分析得到信号间的相关信息，这就需要同步采集多通 道信号，多个通道的相同数据能准确分析动目标的多个参数以分析定位目标，通 道间的一致性直接影响目标的精确位置等参数。而接收到的大量高速的回波采样 数据，也就急需得到实时、大容量以及稳定的存储，存储器的存储速度必须满足 采样数据的传输速率，多通道的数据采集必然会产生海量的数据流，此外除了在 苛刻的环境下能正常工作外，存储数据的正确性必须得到充分的保障，即便某部 分存储介质发生损坏，也可以对它进行恢复。 本文为了满足雷达调试及外场试验时雷达回波信号采集存储，实现雷达信号 实时重组与场景显示，研究开发了一套多通道数据采集、存储及显控系统，并对 系统开发中的相关技术问题作了详细讨论。本系统具有多通道数据采集能力，拥 有大容量的固态存储，并具有丰富的实时显示功能。而且系统具有对存储容量进 行扩充能力，包括单板的扩充以及多板扩充，可以应用在存储量要求更高的场合。 1 2 论文的内容安排 本文对多通道数据采集、大容量存储及显控系统进行了相关研究开发，分析 了系统需求、系统的软硬件设计以及系统的相关技术展望。论文的内容安排如下： 第一章：绪论。介绍了论文产生的背景，并给出了本文的主要工作与内容安 排。 第二章：多通道数据采集、存储系统设计。分析了系统需求及理论基础，对 系统所需的两块板卡的硬件设计及逻辑设计做了详细介绍，对存储芯片及核心控 制芯片进行了选择和介绍。 第三章：板间通信及接口设计。主要介绍了两块板卡间的通信和板间接口的 逻辑设计以及主机和各板卡之间的接口设计。 第四章：显控设计。首先介绍了o p e n g l 的相关知识，然后介绍主界面的各 个功能做了介绍。 多通道数据采集、存储及显控系统设计 第五章：新技术展望。对与本系统相关的技术做了展望，包括u s b 3 0 接口、 v p x 总线、d d r 3 及m l cn a n d 闪存等。 最后对全文工作进行总结，并对相关课题的研究作了一些展望性质的分析。 第二章多通道数据采集、存储系统设计 第二章多通道数据采集、存储系统设计 多通道数据采集、存储系统包含两个板卡，即多通道数据采集板卡和大容量 存储板卡。本系统实现了8 通道最大1 5 0 m s p s 同步数据采集及2 g 容量的动态存 储，另外采用并行f l a s h 阵列的技术，实现了采集数据的海量存储，存储容量高 达5 1 2 g 。本章将从理论和实际需求出发，从系统需求、理论基础、主要芯片选型、 系统结构、硬件设计及逻辑设计等方面分别进行介绍。 2 1 系统需求 根据系统的实际应用环境，提出以下系统需求及性能指标： ( 1 ) 8 路2 0 m s p s 15 0 m s p s 的a d c ，e n o b 不小于1 0 - b i t ，8 路信号为4 对正 交信号，信号幅度范围为2 v p p ，带宽不超过4 0 m h z ，输入阻抗5 0 欧； ( 2 ) 要求a d 有保护措施，最大烧毁电压幅度大于5 v ； ( 3 ) f p g a 要求有足够的存储器和逻辑单元，i o 数目； ( 4 ) 配置不少于2 g b 的外部存储，主要为进行多路脉压，并对多个回波进行积 累显示时缓存数据； ( 5 ) 大容量存储板卡容量为5 1 2 g b ，存储速率最高达到6 0 0 m b s ，为保证数据 采集的可靠性，有专门的电路用于数据的冗余校验； ( 6 ) 两块板卡均要板卡符合6 uc o m p a c t p c i 规范，3 3 m h z 3 2 b i tc p c i ； ( 7 ) 5 个c p c i 连接器中，除了c p c i 总线必须的外，其余4 个用作板间通信扩展 口，尽量采用差分方式，以提高带宽； ( 8 ) 支持u s b 2 0 ，可以通过u s b 与主机通信。 ( 9 ) 板间数据传输速率达到6 0 0 m b s 。 下面就根据系统需求分别对两个板卡中不同的功能模块的设计方案进行详细 讨论。 2 2 多通道数据采集板卡设计 本文从板卡设计时的理论基础、芯片选型、a d 前端设计以及板卡结构等几个 方面进行了阐述。 2 2 i 数据采集的相关理论【1 】 数字信号处理技术相对于模拟信号处理技术有很多优点，因此人们往往希望 将模拟信号经过采样和量化编码形成数字信号，再采用数字信号处理技术进行处 4 多通道数据采集、存储及显控系统设计 理：处理完毕，如果需要，再转换成模拟信号，这种处理方法称为模拟信号数字 处理方法，通常a d 转换由采样保持、量化和编码三个部分组成。首先先介绍采 样定的内容。 设有连续信号x o ) ，其频谱为x ( f ) ，以采样周期t s 采得的离散信号为 x s ( n r s ) 。如果频谱x ( f ) 和采样周期满足下列条件： ( 1 ) 频谱x ( 力为有限频谱，即当l 卅z ( z 为截止频率) 时，x ( 力= o ； ( 2 ) 五瓦1 或2 正i 1 = z 则连续信号 。 s i n 善- - ( t n r s ) x ( f ) = t s ) _ 产一 。 暑( t - n t s ) s 唯一确定。式中胛= o ，+ 1 ，+ 2 ，。正就是在采样时间间隔内能辨认的信号最高 频率，称为截止频率，又称为奈奎斯特频率。采样定理指出，在一般情况下，对 一个具有有限频谱x ( 门的连续信号x o ) 进行采样，当采样频率为厶 2z 时，由 采样后得到的采样信号墨五) 能无失真地恢复为原来信号x ( f ) 。 采样定理中的两个条件的物理意义如图2 1 所示。 i x ( 门l 八 价一 l( 1 一五 o 2 五 c 1 2 瓦 图2 1z 与2 ；的关系 条件( 1 ) 的物理意义是：连续模拟信号x o ) 的频率范围是有限的，即信号的频 率在0 n 叶m o 竹， o u o t 一皿毒od等| o 甘o z 口芷口h ，嚣乏。畸叶 破瞰隧昕一附啡 t h o a 竹一o z o h o a q i 料q z o 臼h 协。 诉r西也凸，yj 1oo、oo h r o 凸 芷d 俯1 d z o 箧d ”l | 芷o ：1日s三一ia“ n r 鐾。 图 8 多通道数据采集、存储及显控系统设计 表2 1 主要引脚功能说明 引脚号名称功能 2 5s e n s e 参考模式选择 2 6v i 汪f 输入输出参考电压 2 7l 强f b 差分参考 2 8i 迮f t 3 8 c l k + 差分时钟信号输入，上升 沿转换 3 9 c l k 一 3 0 v i n + 差分模拟信号输入 3 l v i n 3 4c m l 普通模式参考输出 1 5 o r 溢出标志位，高电平表示 超出范围 4 5 ，4 6 ，1 6 ，9 1 4 d 0 ( l s b )最低位有效数据输出 ( l s b ) 。 d 1 一d 1 2 中间位数据输出 d 1 3 ( m s b )最高位有效数据输出 ( m s b ) 4 4d c o 数据输出时钟 4 3o e b 输出使能( 低有效) 3 5i 己b i a s 外部偏置电阻( 与模拟地 之间连接一个l o 欧姆的 电阻) 3 6p d 、v n p o w e r d o w n 功能选 择 2 0c s b s p i 芯片选择 1 8s d i o d c s s p i 数据输入输出( 串口 模式) ；时钟周期稳定器 ( 外部引脚模式) 1 9s c l k d f s s p i 时钟( 串口模式) ；数 据模式选择( 外部引脚模 式) 第二章多通道数据采集、存储系统设计 9 2 2 3a d c 前端设计 下面对a d 的前端设计【4 , 5 , 6 , 2 1 】时需要重点考虑的几个问题进行详细阐述。 一、模拟输入 a d 9 2 5 4 的模拟输入端是一个差分开关电容电路( s h a ) ，他可以接收1 - 2 v p - p 范围的单端或者差分模拟输入信号。两个旁路点r e f t 和r e f b 分别提供了内部 正负差分电压参考，用于退耦降低噪声，他们定义了a d c 内核的电压范围。内部 电压参考缓冲器使用定义a d c 内核的输入范围产生两种电压，a d c 内核范围被 缓冲设置为2 x v r e f 。 在此板卡的设计中，a d 9 2 5 4 前端输入配置方式主要可分为两种方式，一种是 变压器耦合方式，另外一种是放大器耦合方式。两种方式各有特点。 ( 1 ) 变压器用无源器件，不会消耗能量，而且几乎不会引入噪声，放大器为有 源器件，会消耗能量，并且产生噪声： ( 2 ) 变压器会阻隔直流的通过，放大器则可以保持直流电平； ( 3 ) 变压器通常是固定增益，放大器的增益控制比较容易； ( 4 ) 变压器的输出阻抗与电压增益成平方关系，放大器的输出阻抗与增益无 关； ( 5 ) 放大器的通带平坦度要优于变压器，而没有由于变压器寄生交互作用引起 的纹波； ( 6 ) 放大器在实现单端输入转为差分输出时要比变压器复杂，变压器使用起来 则快速简单，而且中心抽头变压器允许自由设置任意共模电压幅度。 由于系统对增益和通带平坦度要求高，而且需要保留直流分量，所以选择了 放大器耦合方式，采用a d i 公司的差分运放a d 8 3 7 0 作为a d c 的驱动芯片，它对于 a d 9 2 5 4 可以提供良好的性能和可变的界面。此种耦合方式前端框图如图2 5 所示。 图2 5a d 8 3 7 0 放大器耦合前端框图 二、电压参考 a d 9 2 5 4 内部有一个稳定精确的电压参考，调整a d 9 2 5 4 的参考电压可以改变 输入信号范围。在设置电压参考时，主要是改变s e n s e 管脚的接法。对多通道提 l o 多通道数据采集、存储及显控系统设计 供电压参考时，如果采用共享电压参考模式可以取得较好的性能。在此板卡的设 计中选择的是可配置的参考方式，当把s e n s e ( 第2 5 脚) 直接与v r e f 管脚连接 时，把开关放大器输入设置到s e n s e 引脚，形成闭合回路，这使得同相放大器参 考模式的v r e f 输出按如下公式计算： v r e f = 0 5 ( 1 + 等) 把r 1 和l 毪阻值设成相同，得到v r e f 为1 v ，输入信号范围为2 v p p 。电压 参考的配置框图如图2 6 所示 图2 6 电压参考配置框图 三、时钟信号 为了得到优异的性能，a d 9 2 5 4 采样时钟输入应该被差分信号驱动。信号通过 变压器或者电容是对c l k + 和c l k 引脚的典型交流耦合。a d 9 2 5 4 有一个可变的 时钟输入结构，时钟输入可以是c m o s 、l v d s 、l v p e c l 或者是正弦信号。不管 信号的哪种使用类型，时钟源的抖动都是最关心的。时钟抖动不仅影响信噪比， 还影响了通道间的一致性性能。8 路a d 的同步性除了受输入信号的一致性影响之 外，最大的影响因素就是各路时钟信号的一致性。多路时钟间的同步性直接影响 通道之间的一致性，可以说时钟是采集部分设计的关键。一种方式是通过射频( i ) 变压器将单端的时钟信号转换成差动信号供给a d 9 2 5 4 产生一个低抖动的时钟源， 变压器次级使用两只反向连接的肖特基二极管，以使时钟信号幅度限制在0 8v p - p 左右，防止过大电压摆幅的时钟信号通过反馈产生噪声。另一种方式是直接把外 部输入时钟经过缓冲分发给多路a d c ，此方法只要选择一个合适的时钟缓冲器就 能满足系统需求，且电路简单，各通道之间调谐起来比较方便。因此设计选用了 第二种方式，其芯片的抖动为2 0 p s ，再加上走线延迟引起的抖动以及各a d c 之间 第二章多通道数据采集、存储系统设计 的抖动，总的抖动在9 2 p s 之内，满足系统的性能要求。 此外，a d c 对时钟的占空比很敏感，一般来说需要有5 0 ( 士5 ) 的占空比。 对于多通道设计采样时钟同频同相时会有比较好的性能，当多通道不同步时性能 会有所下降。时钟信号的电源驱动应该和输出数字信号驱动分开，以避免混入数 字噪声。时钟信号的孔径抖动对a d c 的性能影响较大，所以最好采用抖动比较小 的晶振作为时钟源。 2 2 4 板卡结构框图 经过上面的讨论，我们确定了a d c 芯片选型及a d c 前端设计方案。此板卡主 要通过两路数字通路调制脉冲和距离波门来控制模拟信号的采集。采集的数据可 通过两条通路进行传送，一条是经过动态存储d d r 2 进行缓存，然后通过c p c i 总线 或u s b 2 0 接口传给主机进行实时显示，另一条是通过板间自定义接口传给另一块 大容量存储板卡进行存储。板卡还提供了内部时钟芯片，在没有外接时钟的情况 下也能进行数据采集。此外，板卡在采集回波数据的同时还具有采集串口数据的 功能，限于篇幅，这部分就不详细介绍。为了方便调试及工作状态观察，添加适 当数量的l e d 及复位键。板卡还有2 g b 的外部动态存储，这部分内容将在下一节做 详细介绍。板卡详细设计框图如图2 7 所示。 图2 7 多通道数据采集板卡框图 多通道数据采集、存储及显控系统设计 2 3 数据的动态存储设计 由于本系统要根据设定的积累周期n ，连续进行n 次脉压后进行相参积累， 然后经过模处理后输出到显示器中进行实时显示。由于处理是两维的，所以数据 需要存储下来，考虑到内部存储资源有限，所以将给f p g a 外挂大容量的高速存 储器。在存储器上，我们选用最新的d d r 21 2 4 , 2 7 j 存储芯片，让f p g a 外挂两片1 g b 的d d r 2 存储器，1 6 位数据总线并行。当d d r 2 时钟工作在2 0 0 m h z 时，传输带 宽达8 0 0 m b s 。下面就对动态存储器d d r 2 进行详细论述。 2 3 1d d r 2 存储器介绍及芯片选择 d d r 2 的全称是d d r 2s d r a m ( d o u b l ed a t ar a t ei is y n c h r o n o u sd y n a m i c r a d o ma c c e s sm e m o r y ) ，双倍数据率同步动态随机存储器。“双倍数据率 是指它 的数据传输在同步时钟的一个时钟周期内的上升和下降沿都要进行采样；“同步” 是指其时钟频率与c p u 的前端系统总线的系统时钟频率一样( 在电子设计中就是 同它的控制器的时钟频率一样) ；“动态 是指其内部的存储阵列需要不断的进行 刷新以保证数据不丢失；“随机存储”就是说可以自由访问指定地址。 d d r 2 是由j e d e c ( 电子设备工程联合委员会) 进行开发的新生代内存技术标 准。d d r 2 的内部结构类似于一个三维矩阵，由行r o w 、列c o l u m n 和b a n k 构成， 当进行寻址时，首先要确定b a n k ，然后是r o w ，最后是c o l u m n 。这样由这三个 地址可以唯一的确定一个空间，可以称其为存储单元，这个单元内部存储着用户 数据，这个数据的位宽就是芯片的数据位宽。它与上一代d d r 内存技术标准最大 的不同就是，虽然同是采用了在时钟的上升下降延同时进行数据传输的基本方式， 但d d r 2 内存却拥有两倍于上一代d d r 内存预读取能力( 即：4 b i t 数据读预取) ， 核心频率仅为时钟频率的一半、时钟频率再为数据频率的一半，这样即使核心频 率还在2 0 0 m h z ，d d r 2 内存的数据频率也能达到8 0 0 m h z ，也就是所谓的 d d r 2 8 0 0 。换句话说，d d r 2 内存每个时钟能够以4 倍外部总线的速度读写数据， 并且能够以内部控制总线4 倍的速度运行。 d d r 2 内存技术最大的突破点其实不在于用户们所认为的两倍于d d r 的传 输能力，而是在采用更低发热量、更低功耗的情况下，d d r 2 可以获得更快的频率 提升，突破标准d d r 的4 0 0 m h z 限制。d d r 内存通常采用t s o p 芯片封装形式， 这种封装形式可以很好的工作在2 0 0 m h z 上，当频率更高时，它过长的管脚就会 产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是 d d r 的核心频率很难突破2 7 5 m h z 的原因。而d d r 2 内存均采用f b g a 封装形式。 不同于目前广泛应用的t s o p 封装形式，f b g a 封装提供了更好的电气性能与散热 性，为d d r 2 内存的稳定工作与未来频率的发展提供了良好的保障。 第二章多通道数据采集、存储系统设计 1 3 d d r 2 内存采用1 8 v 电压，相对于d d r 标准的2 5 v ，降低了不少，从而提 供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。 除了以上所说的区别外，d d r 2 还引入了三项新的技术，它们是o c d 、o d t 和p o s t c a s 。 o c d ( o f f - c h i pd r i v e r ) ：也就是所谓的离线驱动调整，d d r 2 通过o c d 可以 提高信号的完整性。d d r 2 通过调整上拉( p u l l u p ) 下拉( p u l l d o w n ) 的电阻值 使两者电压相等。使用o c d 通过减少d q d q s 的倾斜来提高信号的完整性，通过 控制电压来提高信号品质。 o d t ：o d t 是内建核心的终结电阻器。我们知道使用d d r 的主板上面为了 防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。 实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了 数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低； 终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结 电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。d d r 2 可以 根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用d d r 2 不但可以降低主板成本，还得到了最佳的信号品质，这是d d r 不能比拟的。 p o s tc a s ：它是为了提高d d r 2 内存的利用效率而设定的。在p o s tc a s 操作 中，c a s 信号( 读写命令) 能够被插到r a s 信号后面的一个时钟周期，c a s 命 令可以在附加延迟( a d d i t i v el a t e n c y ) 后面保持有效。原来的t r c d ( r a s 到c a s 和延迟) 被a l ( a d d i t i v el a t e n c y ) 所取代，a l 可以在o 、1 、2 、3 、4 中进行设 置。由于c a s 信号放在了r a s 信号后面一个时钟周期，因此a c t 和c a s 信号永 远也不会产生碰撞冲突。 总的来说，d d r 2 采用了诸多的新技术，改善了d d r 的诸多不足，虽然它目 前有成本高、延迟慢能诸多不足，但相信随着技术的不断提高和完善，这些问题 终将得到解决。 本设计采用m i c r o n 的容量为1 g 的d d r 2 ，6 0 管脚的f b g a 封装，速度3 e ， 型号为m t 4 7 h 1 2 8 m 8 1 6 m e g x 8 8 。此芯片有以下一些如下特点：l 、工作电压 1 8 v 和0 9 v ，i o 接口为标准1 8 v 电压( 与s s t l1 8 电平兼容) ；2 、差分的双向 数据选通脉冲；3 、采用4 倍数据预取技术，信号终结器o d t 技术；4 、可编程的 c a s 延时( c l ) ，增加了附加延时( a l ) ；5 、突发长度为4 或8 ；6 、6 4 m s 内8 1 9 2 次 自动刷新。 2 3 2d d r 2 的硬件电路设计 d d r 2 对硬件设计要求较高，下面就对基于f p g a 的d d r 2 硬件设计进行讨论： 1 4 多通道数据采集、存储及显控系统设计 ( 1 ) d d r 2 必须连至i j f p g a 上特定的b a n k ，对e p 2 s 9 0 来说只能连到3 4 或7 8 b a n k ，并且按f p g a 上的p i n s 图示将一片s d r a m 上的d q 和d q s 连到同一组 中，并且该b a n k 中的所用管脚数不能超过规定值，否则程序不能编译通过； ( 2 ) 因为2 片d d r 2 并接为1 6 位使用，所以最好使用同一时钟，采用树形结构， 以便有效控制时钟时延； ( 3 ) 由于d d r 2 的运行频率比较高，因此对信号走线由一定的等长要求。进行 p c b 设计时要注意地址线、控制线、与时钟线之间的等长关系，每个d q 组内的d q 、d q s 与d m 之间的严格等长，以及组与组之间的等长控制，至 于等长容限取决于所有芯片的频率； ( 4 ) 串联端接电阻：由于负载的寄生电容的影响，当传输线阻抗与负载阻抗不 匹配是会有信号反射，与发射信号叠加后会造成过冲，达到一定程度就会 损坏器件。串联端接电阻可以有效的抑制过冲的发生，但这也增加了布线 压力； ( 5 ) 并联终端匹配：在d d r 2 的规范中建议d d r 2 与f p g a 的之间要连匹配电 阻，其中双向信号应在发送端( f p g a ) 和接收端( d d i 也) 同时接入上拉 电阻，如图2 8 、2 9 所示，但由于d d r 2 中集成了o d t 技术，相当于将接收 端的上拉电阻放入了芯片内部，因此只要在f p g a 端加上拉电阻即可。对 于单向信号( f p g a 到d d r 2 ) ，要在d d r 2 端加上拉电阻。 v r r = o 9 v 印 丁译； ：a r q fc n i 一 、 。 j ， 塞二鬟 。矗e f 3 t r a l9 n 口t h v r e f o j v r e o e i v e r 图2 9 单向信号的终端匹配示意图 第二章多通道数据采集、存储系统设计 1 5 2 3 3d d r 2 的i p 核控制2 8 ，2 9 】 d d r 2 的工作时序是比较复杂的，芯片上电之后先进行初始化过程，通过对一 个内部模式寄存器和3 个外部模式寄存器的设置来定义d d r 2 的具体运行模式， 包括突发长度、突发类型、d l l 使能、驱动输出强度等等，再通过“a c t i v e 命令 打开所选b a n k 中的相应行，执行完所需的读写命令后由“p r e c h a r g e ”命令给b a n k 进行预充电，相当于关闭b a n k ，再重新打开要进行下一操作的b a n k 行，另外， 还要执行周期刷新等命令。如果完全使用v e r i l o gh d l 实现d d r 2 的控制器，将要 编写控制寄存器、初始化请求产生、刷新请求产生、指令仲裁器和指令译码器等 几个模块。当初始化请求产生及系统启动后，c k e 时钟使能信号为高且保持稳定 在2 0 0 i t s 后，控制器产生初始化请求并自动刷新请求。d d r 2 内存需要每7 8 “s 刷 新一次，该逻辑将由控制器实现。指令仲裁器对控制器产生的初始化请求和刷新 请求，以及系统的读写请求进行仲裁。仲裁结果由指令译码器产生对d d r 2 内存 的操作信号。这种方法比较繁琐，所以使用i p 核实现对d d r 2 的控制，这种方法 对简单，能够缩短开发周期。 在q u a r t u s l i8 0 开发环境中调用m e g a c o r e ，选择d d r 2s d r a mh i 曲 p e r f o r m a n c ec o n t r o l l e rv 8 0 创建需要的d d r 2s d r a m 控制器。其中关键步骤是在 参数配置( p a r a m e t e r i z e ) 中根据m i c r o n 的m t 4 7 h 1 2 8 m 8 的文档资料设置其中的各 个选项，如内存时钟差分对的个数、数据位宽、片选个数、地址位宽以及一些必 要的时序参数等等。在约束配置( c o n s t r a i n s ) 中，根据具体设计的需要为d d r 2 s d r a m 的字节组( 包括d q 、d q s 和d m ) 在f p g a 的b a n k ( 3 、4 或7 、8 b a n k ) 上选择合适的位置。在建立模拟( s e tu ps i m u l a t i o n ) 选项里可以根据需要选择模拟 输出文件为v e n l o g 或者v h d l 类型，以便用模拟工具( 如m o d e l s i m ) 进行模拟，最 后用g e n e r a t e 生成控制器。 用m 核实现d d r 2 控制器就将s d r a m 接口转化为相对简单的本地端，用户 只需要控制本地端的时序，而本地端和s d r a m 接口之间的时序转化由i p 核来完 成。该控制器的主要功能是：在系统上电时对d d r 2s d r a m 进行初始化、在系统 正常工作时把本地的读写请求解析成d d r 2s d 凡蝴物理接口命令并控制数据通 路按照接口时序发送接收数据、定时发送刷新指令等。 2 4 大容量存储板卡设计 本文从板卡设计时的f l a s h 芯片选型、存储方案设计及板卡结构等几个方面 进行了阐述。 1 6 多通道数据采集、存储及显控系统设计 2 4 1 芯片选择 由于本板卡设计时所需存储容量高达5 1 2 g b ，数据传输速率最高要达到 6 0 0 m b s 。针对需求我们选用闪速存储器( 简称闪存) 作我们的存储介质。闪存作 为一种新兴的半导体存储器件，以其独有的特点得到了迅猛的发展，其主要特点 有：l 、具有非易失性，掉电数据不丢失，可靠性高；2 、功耗小，不加电的情况 下可长期保持数据信息；3 、寿命长，可以在在线工作情况下进行写入和擦除，标 准擦写次数可达十万次；4 、密度大、成本低，存储单元由一个晶体管构成，具有 很高的容量密度，且价格也在不断降低；5 、适应恶劣的环境，具有抗震动、抗冲 击、温度适应范围宽等特点。由于闪存的这些特点，使它受到了各个领域研究人 员的关注。 闪速存储器种类虽多，但n o r 和n a n d 是现在市场上两种主要的非易失闪 存技术。大多数情况下闪存只是用来存储少量的代码，这时n o r 闪存更适合一些。 n a n d 则是高数据存储密度的理想解决方案。n o r 的特点是芯片内执行( x i p ， e x e c u t ei np l a c e ) ，这样应用程序可以直接在f l a s h 闪存内运行，不必再把代码读 到系统r a m 中。n o r 的传输效率很高，在i 一4 m b 的小容量时具有很高的成本 效益，但是很低的写入和擦除速度大大影响了它的性能。n a n d 结构能提供极高 的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用n a n d 的困难在于f l a s h 的操作和需要特殊的系统接口。s a m s u n g 公司自在1 9 9 9 年底 开发出世界上第一颗1 g b i tn a n d 技术闪速存储器，后续产品成为下一代便携式信 息产品的理想媒介。s a m s t m g 采用了许多d r a m 的工艺技术。针对需求设计最终 选用n a n df l a s h 作为存储介质，用f l a s h 阵列实现海量存储。 市场上的n a n df l a s h t 2 2 的产品比较丰富，如s a m s u n g ，m i c r o n ，s t 公司等都是大容量n a n df l a s h 芯片的供应商，它们的性能差别并不是很大。考 虑到s a m s u n g 公司产品设计成熟，市场占有率较大，在本设计中选用其型号为 k 9 w b g 0 8 u 1 m 的芯片的性能特点如下： 供电电压：2 7 0 v - - 一3 6 0 v 组成结构 存储单元阵列：( 4 g + 1 2 8 m ) x8 b i t 数据寄存器：( 4 k + 1 2 8 ) x8 b i t 自动编程和擦除 页编程：( 4 k + 1 2 8 ) b y t e 块擦除：( 2 5 6 k + 8 k ) b y t e 页读操作页大小：( 4 k + 1 2 8 ) b y t e 随机读：2 5 u s ( m a x ) 第二章多通道数据采集、存储系统设计 1 7 快速写周期时间 页编程时间：2 0 0 u s ( t y p ) 块擦除时间：1 5m s ( t y p ) 命令地址数据复用i o 端口 具有硬件数据保护功能，在电源上电、掉电期间封闭编程擦除操作 封装采用4 8 一p i nt s o p ( 1 2x2 0 o 5r l l l lp i t c h ) 下面对k 9 w b g 0 8 u 1 m 芯片的构造和使用加以介绍： 一、k 9 w b g 0 8 u 1 m 的引脚配置和定义 引脚配置如图2 1 0 所示： n c k c k c c i 尬7 6 i 5 1 j 0 4 k c n c c v c c v s 毫 c n c c 3 i ；0 2 1 l o c c k c k g w b g u ”d n c 图2 1 0k 9 w b g 0 8 u 1 m 引脚配置 u o o v 0 7 ( 数据输入输出) ：8 个i o 引脚既作为数据的输入输出口，又作为 命令地址的输入口，命令、地址、数据分时复用。当器件未被选中时，i o 输出为 高阻状态。 c l e ( 命令锁存使能) ：c l e 控制送往命令寄存器的命令通道是否有效。当 c l e 为高电平时，命令通过i o 口在w e 的上升沿被锁存到命令寄存器。 a l e ( 地址锁存使能) ：a l e 控制送往内部地址寄存器的地址通道是否有效。 当a l e 为高电平时，地址通过i o 口在w e 的上升沿被锁存到寄存器。 c e l ，c e 2 ( 片选信号) ：器件选择控制引脚。在编程和擦除期间，当器件处 于忙状态，c e l ，c e 2 变高被忽略，并不返回到等待模式。k 9 w b g 0 8 u 1 m 芯片 内部由两个相对独立的k 9 w b g 0 8 u l m 芯片组成，