（测试计量技术及仪器专业论文）dvi视频信息反截获的fpga实现技术.pdf

摘要本文首先分析了计算机系统电磁信息泄漏的研究背景、国内外对此问题的研究现状，并指出了对新型的计算机视频接口d v l 所产生的信息泄漏研究的必要性。然后对d v i 的基本原理及电磁泄漏和截获机理进行了分析。随机置乱是一种新的d v i 视频信息防泄漏技术，本文对该技术进行了研究，指出了现有研究成果中需要完善的地方并提出了改进方法。其中，本文对常见的几种序列进行了统计分析，伪随机序列是随机置乱技术的关键点，统计结果表明反馈移位寄存器法所生成序列的o 。1 平衡性和游程分布明显好于其他方法。然后，又比较了线性反馈移位寄存器法和非线性反馈移位寄存器法生成的序列的自相关函数。考虑到随机置乱技术所需序列要有白噪声信号的特性，最终选择了线性反馈移位寄存器方法。根据随机置乱算法的要求编写程序并在x i l i n xi s e 9 1 中进行仿真，最终形成了基于f p g a 的d v i 视频信息防泄漏卡的固件。关键词：d v i随机置乱伪随机序列f p g aa b s t r a c tt h i sa n i c l en r s ta n a l y z e st h er e s e a r c hb a c k g r o u i l do fe l e c t r o m a g n e t i ci n f b 咖a t i o nl e a k a g e 舶mc o m p u t e rs y s t e m s ，d o m e s t i c 锄di n t e m a t i o n a lr e s e a r c ho nt h i si s s u e ，锄dp o i mo u tt h en e e df o rr e s e a r c h i n gi n f o 珊a t i o nl e a k a g ef o 肌t h en e w 锣p eo fc o m p u t e rv i d e oi n t e r f a c ed v i t h eb a s i cp r i n c i p l eo fd v ia n di t se l e c t r o m a g n e t i cl e d k a g ea n di n t e r c e p t i o nm e c h a n i s mi sa n a l y z e d t h i sp a p e r 卸a l y z e st e c h n o l o g ) ro fp r e v e n t i n gc o m p r o m i s i n ge m a n a t i o n sf 如md v iv i d e os i g n a l ，p o i n to u tt h a tt h ee x i s t i n gr e s e a r c hr e s u l t sn e e dt oi m p r o v e p s e u d o r 锄d o ms e q u e n c ei st h ek e yp o i n to fm n d o m i z i n gt e c h l l o l o g y r - u n 1 e n g t hd i s t r i b u t i o na i l d0 1b a l a n c es t a t i s t i c a la n a l y s i ss h o w st h a tt h ef e e d b a c ks h i rr e g i s t e rs e q u e n c ei sb e t t e rt h a no t h e rs e q u e n c em e t h o d s t h e n ，t h ea u t o c o r r e l a t i o n 劬c t i o no fl i n e 甜f e e d b a c ks h i rr e g i s t e r 锄dn o n - l i n e a rf e e d b a c ks h i rr e g i s t e r e ri sc o m p a r e d t a k i n gi n t oa c c o u n tt h a tt h em n d o m i z i n gt e c l l n o l o g yn e e d e dt 0h a v et h ec h a r a c t e r i s t i c so fw h i t en o i s es i g n a l ，u l t i m a t e l yc h o s et h em e t h o do fl i n e a rf e e d b a c ks h i rr e g i s t e r p r o g r a 唧m i n g 锄ds i m u l a t i o ni nt h ex i l i 似is e 9 1i na c c o r d a n c e、i t ht h er a n d o m i z i n ga l g o r i t l l mr e q u i r e m e n t s ，a n dc o n s t i t u t et i l ef p g a - b a s e dd v ip r e v e n t i n gc o m p r o i t l i s i n ge m a n a t i o nc a r d sf i m w a r e k e y w o r d ：d v ir a n d o m i z i i l gp s e u d 0 - r a n d o ms e q u e n c ef p g a西安电子科技大学学位论文独创性( 或创新性) 声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：圭垄皇童u 期塑：! ：丝西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。( 保密的论文在解密后遵守此规定)本学位论文属于保密，在一年解密后适用本授权书。日期鱼垫! ：生! 生日期地拿：杰，1 6 第章绪论第一章绪论随着科技的迅猛发展，计算机已逐渐成为最广泛的信息传播和存储设备。同时，由于对计算机的使用不当而造成的保密信息泄漏问题也日益突出。1 1 计算机电磁信息泄漏与防护技术计算机系统中的信息，可以通过不同的方式被窃取从而导致保密信息的泄漏。第一种窃取方式是直接破译加密的计算机安全系统而秩得机密信息；第二种方式是经由网络，通过木马或者病毒远程控制而获取计算机中的机密信息；此外，计算机系统在工作时会不可避免地向空间辐射电磁波，这些电磁发射信号不但频谱丰富，而且携带大量有用信息，计算机中主机、显示器、电缆与接口等所产生的电磁信息泄漏都存在被接收和复现的可能【卜3 1 。对计算机电磁信息泄漏与防护技术的研究始于上世纪5 0 年代的美国。随后，俄罗斯、英国、法国和德国等国家都开始积极研究和发展该技术。随着信息技术的快速发展，各国对该技术的研究更加广泛和深入。大量的研究表明，计算机视频系统所产生的电磁信息泄漏是整个计算机系统中最易于被接收和复现的i j 。我国从8 0 年代中期开始关注计算机电磁信息泄漏及其防护技术f 7 一。经过多年的理论研究、实验测试以及产品开发，已经在信息设备的电磁泄漏发射机理、安全评估、技术产品测评、实验室和现场测试、红黑信号识别以及防护技术等方面取得一定成果【l 叫3 。目前，对于计算机视频系统信息泄漏抑制方法的研究，大多都是针对v g a 显示模式的计算机系统，通常是采用屏蔽以及滤波的方式来减少有用信息的辐射。屏蔽技术是将计算机设备置于屏蔽室中，达到防止电磁辐射的目的。该技术是所有防辐射技术手段中最为可靠的一种。屏蔽技术的另一种方法是使用防信息泄漏玻璃。防信息泄漏玻璃装在电子设备显示窗上，可以解决显示窗信息泄漏问题。滤波技术是对屏蔽技术的一种补充。被屏蔽的设备和元器件并不能完全密封在屏蔽体内，仍有电源线、信号线和公共地线需要与外界连接。因此，电磁波还是可以通过传导或辐射从外部传到屏蔽体内，或从屏蔽体内传到外部。采用滤波技术，只允许某些频率的信号通过，而阻止其它频率范围的信号，从而起到滤波d v l 视频信息反截获的f p g a 实现技术作用，有效抑制电磁信息泄漏。目前，d v i 接口的显示器由于其显示清晰等优点正在逐步替代传统的c l 玎显示器成为主流。d v i 视频信号同样可以被截获和复现【l j 。由于d v i 传输的是高速的数字信号，如果对d v i 信号进行滤波，则难以保证高速数字信号陡峭的上升沿，使得误码率严重增加，甚至是信号完全无法辨识。d v i 接口的计算机视频系统所产生的信息泄漏成为亟需解决的问题。1 2 本文研究思路及主要工作随机置乱技术可以较好的抑制【l 州5 】d v i 视频信息的泄漏，但是对该方法关键技术的研究目前还不成熟。在文献【1 4 】【1 5 】中认为泄漏源主要集中在视频电缆上，原因在于视频电缆上传输的是经过t m d s 编码后的信号。根据d v l l 0 【1 6 】中的规定，t m d s 编码后的信号速率可以达到1 6 5 g b i t s ，由此引起了上升前沿更加陡峭，从而增加了视频信息的高频部分。根据钱柳宇同学的硕士论文中的分析结果：在经过t m d s 编码后的视频信弓在上升前沿的提升时，传输单个码元的时间也同时减少了。根据扩频理论，单个码元的减少意味着更大的辐射带宽。在钱柳宇的文章中基于扩频理论的基本原理，结合接收机带宽，详细分析了不同的连续白色像素的辐射带宽，得出了基于不同长度的白色像素进行扩频处理的结论，详细的分析请参考钱柳字同学硕士论文。通过分析以前的研究成果可知，在用硬件板卡对d v i 视频信号进行随机置乱处理时，f p g a 的工作过程是首先对当前输入像素点作出判断，如果当前像素点是黑色像素点或者白色像素点，就按照随机置乱的要求，用伪随机序列替代当前像素点中的若干非重要位；如果当前像素点是彩色点，则不做任何处理直接输出。根据钱柳宇同学的研究成果，在用f p g a 对d v i 视频信号中的白色像素点进行处理时，不能仅从单个像素的角度去考虑该像素点是否需要进行随机置乱，而是要考虑到与该像素点前后相邻的白色像素点，按其长度的不同而采取不同的处理方法。为了能够准确判断连续白色像素点的个数，需要对数据进行缓存处理，原有的随机置乱系统不具备该功能。为此，需要重新编写f p g a 程序和重新设计硬件处理卡。本文针对随机置乱的关键点，即伪随机序列的产生方法进行了深入研究，并根据钱柳宇同学的研究成果重新编写了d v i 视频信息防泄漏系统的f p g a 程序。在此基础上，孟沾同学进行了信息防泄漏处理硬件板卡的制作，详细硬件板卡请参考其硕士论文。通过测试验证，证明搭载此f p g a 程序的视频信息防泄漏卡能有效的抑制d v i 接口的计算机系统所产生的视频信息泄漏，更好的保护涉密计算机的信息安全。第章绪论3概括起来，本文主要做了以下几方面的研究工作：( 1 ) 比较了模拟视频信号与数字视频信号的区别，分析了d v i 的基本原理及视频信息泄漏的原理；( 2 ) 对基于随机置乱的d v i 视频信息防泄漏技术进行了研究，指出了现有研究成果中所存在的不足，并提出了改进的方法；( 3 ) 针对随机置乱的关键点即随机数的产生方法做了深入研究，分析了几种常见的软件随机数的基本原理，通过对各种方法所生成的序列性能的对比分析，确定出了适合本系统的伪随机序列产生方法，并对该伪随机序列的硬件实现方法进行了分析：( 4 ) 根据随机置乱算法的要求，按照功能的不同划分模块，采用v e r i l o gh d l语言编写程序，在i s e 9 1 环境下分别进行了综合和仿真分析，验证了各个功能模块的正确性。最后，通过综合和仿真分析，最终形成了基于随机置乱的d v i 视频信息防泄漏系统的f p g a 程序。第一章d v i 视频信号及其防泄漏方法研究第二章d v i 视频信号及其防泄漏方法研究2 1 模拟视频信号和数字视频信号早期的计算机与外部显示设备之间主要是通过模拟v g a 接口连接。v g a 接口既可连接模拟显示设各也可连接数字显示设备。在模拟显示系统中，待显示的数字r 、g 、b 信号( 8 b “并行信号) 在显卡中经过d ，a 转换成模拟信号，传输后进入显示器，经处理后驱动r 、o 、b 电子枪，显示到荧光屏上，整个过程是模拟的。而对于l c d 等数字显示设备，待显示的数字r 、g 、b 信号( 8 b i t 并行信号)在显卡中经过d ，a 转换成模拟信号，传输后到达显示设备( l c d 或d l p ，p d p等) 还需要经过a ，d 处理，转换为数字信号。随后由数字信号在t f t l c d u r c e拍v c r 中通过d a c 转换变成模拟信号控制液晶板透射或反射光线( l c d ) 或d m d晶片反射光线( d l p ) 或由等离子体发光( p d p ) ，达到显示的效果，如图2 1 所示。在这个过程中明显地存在一个由数字一模拟一数字一模拟的转换过程信号损失较大( 一次a ，d ，d ，a 过程将在频谱上损失6 d b ，带宽最大保留为像素时钟的1 ，2 ) 。l c dm o n l l o rgr a d h l c sb o a r d吲21v o a 接u 的数宁显示设备情g 传输过程随着l c d 等数字显示设各的逐步风行，传统的模拟显示接口( v 0 a 接口)己经成为数字显示设备完整、真实再现高清晰度画面的瓶颈，数字显示接口( 如图2 2 所示) 应运而生。数字显示接口由于没有经过d ，a 和加转化。图像能够墨一博参d v l 桃颧情息反截获的f p g 实现技术被真实的显示出来。d v l 接口的显示器是目前实用最广泛的一种纯数字显示器图22 数字显示接ucr a d h i c sb 0 a 州d v i ( d i g i 协lv i s u a 儿n t e r f k e ) 接口，即数字视频接口，它是1 9 9 9 年由s i l i c o ni r 尬g e 、i n 忙1 ( 英特尔) 、c o m p a q ( 康柏) 、i b m 、h p ( 惠普) 、n e c 、f u j i 臼l l ( 富士通) 等公司共同组成d d w g ( d i g i 协ld i 3 p l a yw o 出n gg r o u p t 数字显示工作组) 推出的接口标准。d v i 接口是以s l l i c o ni m a g e 公司的p 锄越l i n k 接口技术为基础，基于t m d s( 1 协s “i o nm i i l i m i z c dd i 仃h 即t 瑚s i 蛐l i n g ，晟小化传输差分信号) 电子协议作为基本电气连接。t m d s 是一种微分信号机制，可以将象素数据编码，并通过串行连接传递。显卡产生的数字信号由发送器按照t m d s 协议编码后通过通道发送给接收器，经过解码送给数字显示设备。一个d v i 显示系统包括一个传送器和一个接收器。传送器是信号的来源，可以内建在显卡芯片中，也可以以附加芯片的形式出现在显卡p c b 上：而接收器则是显示器上的一块电路，它可以接受数字信号，将其解码并传递到数字显示电路中，通过这两者，显卡发出的信号成为显示器上的图象。目前的d v i 接口分为两种，一种是图2 3 的d v i d 接口，只能接收数字信号，接口上只有3 排8 列共2 4 个针脚，其中右上角的一个针脚为空。不兼容模拟信号。另外一种则是图2 4 所示的d i 接口，它可同时兼容模拟和数字信号。图24d v i - l 接口兼容模拟信号并小意味着模拟信弓的接口d - s u b 接口可以连接存d v i i 接口上，而是必须通过一个转换接头才能使用一般采用这种接口的显 部会带有相关的转换接头。d v i 有d v i l0 和d v l 20 两种标准，其中d v i l0 仅用了其中的组信弓传输信道，传输同像的最高像素时钟为1 6 5 m ( 1 6 0 0 r g b + 1 2 0 0 6 0 h z ，u x g a ) ，信道中的最高信号传输码流为l6 5 g h 玉d v l 2o 则用了全部的两组信号传输信道传输图像的最高像素时钟为3 3 0 m ，每组信道中的虽商信号传输码流也为16 5 g h z 。在显示设备中，目前还没有d v j 20 的应_ e j ，因此本文所讨论的d v i 都是指d v i l0标准。d v i 原理上是将待显示的r 、g 、b 数字信号与h 、v ( 行场卅步) 信号进行组合编码，每个像素点按1 0 b “的数字信号按虽小非归零编码方式进行并_ 串转换，把编码后的rgb 数字串行码流与像素时钟等4 个信号按照f 衡方式进行传输，其每路码流速率为原像素点时钟的l o 倍。以l o “7 6 8 7 0 的分辨率为例，码流时钟为7 0 m h z l o ，折合约为07 g h z ，一般d v l lo 的码流在o2 4 g h z 到l6 5 g h z之间。d v l l0 所支持的最高分辨率如下表所示：表2 id v l 】o 支持的分辨率业持的分辨率显示器单链d v i双链d v i6 0 h z l c d5 消畴间隔2 0 4 8 刈5 3 6 ( 0 x g a )7 5 k c r ti s 消脖问厢l 嚣0 x j 0 “( s x o a ，2 0 4 8 x f 5 3 6 ( x g )8 5 h z c r t 约】5 消隐问隔1 0 2 8 x 1 0 2 4 ( s x g a )当前带有数字接口的计算机显卡已经相当普遍，甚至笔记木电脑也配备了d v l接口，显示设备中也是越来越多的设备带有数字信号接口。数字一数字方式的应用环境已经成熟，同时d v i 接口的显示系统所带来的信息泄漏问题也成为亟需解决的问题。d v i 视频信息反截获的f p g a 实现技术2 2 计算机视频信息泄漏机理分析考虑到计算机主机内部有较多的泄漏源，所以需要对计算机主机进行电磁屏蔽处理，主机内部器件所引起的电磁信泄漏不在此赘述。本文主要关注的是计算机外拖视频电缆和显示终端( l c d 显示器) 所引起的信息泄漏问题。2 2 1d v i 视频信号传输过程d v i 视频信号的传输要依次通过三个单元，即t m d s 发送器、视频电缆和t m d s 接收器，如图2 5 所示。发送器包含三个同样的编码器，每个驱动一路串行t m d s 通道。每个编码器的输入包括2 个控制信号和8 位象素数据。编码器根据数据使能信号( d e ) 的状态，将2 位控制信号或8 位象素数据编码成l o 位t m d s 字符。编码器输出连续串行t m d s 字符流。表征象素数据的t m d s 字符包含5 个或更少的转换状态，而表征控制数据的t m d s 字符包含7 个或更多的转换状态。t m d s t x六t m d s r x寸_ j 、l n a n n e i 仉l g r a p h i c喜差yy喜差：d i s p l a yk l口口命c o n t r o n e r赫o o_ j 、i ( 1 h a n n e illl c o n t m u e r笔言yy- lk畛前阔r o一、【：h a n n e i2l 、l回r o ，少uyyu p l lp l ldc l kc l k扒ik卜iij o c kl h a n 咄i- yy。|y一一l 1ld d c、广jv、r d d cg r a p h i c sb o a r dl c dm o n i t o r图2 5d v l 信号传输过程t m d s 链路由四路通道组成，一路通道是时钟通道，另外三路是数据通道。t m d s 时钟通道传送字符率频率基准，能过它接受器给串行输入码流产生位率取样时钟。t m d s 接收器必须能确定串行数据流的字符边界位置。当所有的通道都建立了字符边界，就认为接收器与串行码流同步，可以从数据通道中恢复t m d s字符，然后进行解码。t m d s 数据流定期给解码器提供同步信息。t m d s 数据通道由1 0 位连续t m d s 字符流驱动。在消隐期，传输4 个彳 2 ，当l f 刀一2 时，长为i 的游程占游程总数的1 2 1 ，其中o 游程与1 游程各占一半。长为n - l 的游程只有一个，为0 游程，长为n 的游程也只有一个，为1 游程。m 序列具有以下性质：在n 级m 序列中的一个周期段中，0 与l 出现的次数各半，为2 n 1 个。在n 级m 序列的一个周期中，游程总数等于2 n 1 ，其中同样长度的0 游程与1 游程的数目个数相等。并且，当l f 以一2 时，长为i 的游程占游程总数的1 2 。长为n 1 的游程不存在，为o 游程，长为n 的游程有两个。由m 序列的性质可以写出1 6 级m 序列的o 、l 平衡性和游程分布如下表所示：d v i 视频信息反截获的f p g a 殳现技术表3 1 91 6 级m 序列o 、1 平衡性和游程分布游程0 1 分布合计游程0 1 分布合计游程0 1 分布合计长度01长度0l长度o1l8 1 9 28 1 9 21 6 3 8 471 2 81 2 82 5 61 322424 0 9 64 0 9 68 1 9 286 46 41 2 81 4l1232 0 4 82 0 4 84 0 9 693 23 26 41 51o141 0 2 41 0 2 42 0 4 81 01 61 63 21 6o1l55 1 25 1 21 0 2 4l l881 662 5 62 5 65 1 21 2448由m 序列的性质可以写出1 6 级m 序列的0 、1 平衡性和游程分布如下表所示：农3 2 01 6 级m 序列o 、1 平衡性和游程分布游程0 1 分布合计游程0 1 分布合计游程0 1 分布合计长度0l长度01长度0118 1 9 28 1 9 21 6 3 8 471 2 81 2 82 5 61 322424 0 9 64 0 9 68 1 9 286 46 41 2 81 411232 0 4 82 0 4 84 0 9 693 23 26 41 5o0041 0 2 41 0 2 42 0 4 81 01 61 63 21 6l1255 1 25 1 21 0 2 41 1881 662 5 62 5 65 1 21 24483 3 5 几种序列的o 1 平衡性和游程分布比较结果由统计结果可知，线性同余发生器除了最低位序列全部为l 外，其它位的序列基本上都能通过0 1 平衡性的检验。从游程统计的结果看，高位序列具有较强的伪随机性，低位序列比较有规律，周期非常短。混合同余法的每一位所生成的序列基本上都能通过0 1 平衡性的检验。从游程统计的结果看，高位的分布更加接近于伪随机信号的要求，低位序列游程分布比较集中，具有较强的规律性。混合同余法所产生的序列不论是0 、1 平衡性还是游程分布上都要略好于线性同余法，但是混合同余法所生成的序列与白噪声序列的游程分布要求有一定的差距。而m 序列和m 序列的o 1 平衡性和游程分布基本相同，都能满足白噪声信号的要求，序列和m 序列的性能优劣无法通过o 1 平衡性和游程分布体现出来，所以还需要比较这两种序列的自相关函数，以确定最佳的伪随机序列生成方法。3 3 6m 序列和m 序列的自相关函数比较n 级m 序列的自相关函数2 习可以表示为：第_ 章伪随机序列产生方法及序列特性研究2 91 1 ，f = o ；a 力2 1 - 上，o l 建模能力的比较由于v e r i l o gh d l 既是机器可读的语言也是人类可读的语言，因此它支持硬件设计的开发、验证、综合和测试：硬件数据之间的通信；硬件的设计、维护和修改。现在，v e r i l o gh d l 已经成为数字系统设计的首选语言，并成为综合、验证和布局布线技术的基础。第四章随机置乱的f p g a 实现v e r i l o g 包含了中富的内建原语，包括逻辑门、用户定义的原语、开关以及线逻辑。它还具有器件管脚间的时延和时序检查功能。从本质上讲，v e r i l o g 所具有的混合抽象层次由两种数据类型所提供，这两种数据类型是线网( n e t ) 和变量( v a r i a b l e ) 。对于连续赋值，变量和线网的表达式能够连续地将值驱动到线网，它提供了基本的结构级建模方法。对于过程赋值，变量和网络值的计算结果可以存储于变量当中，它提供了基本的行为级建模方法。一个用v e r i l o gh d l 描述的设计包含一组模块，每一个模块都包含一个i o 接口和一个功能描述。模块的功能描述可以是结构级的、行为级的、也可以是结构级和行为级的混合。这些模块组成一个层次化结构并使用线网进行互连。4 2 3f p g a 芯片介绍选择f p g a 芯片主要考虑的是f p g a 的输入输出速率以及逻辑运算能力。首先，通过t m d s 编码解码芯片处理以后，像素数据的比特率降低了1 0 倍，但是时钟频率仍然有1 0 8 m h z 左右。其次，伪随机序列的生成以及对像素数据进行缓冲判断对f p g a 的逻辑资源也有很高的要求。综合上述两点，本视频信息反截获系统选用的f p g a 是s p a n 觚3x c 3 s 5 0 0 e ，其包含的资源【3 2 】如表4 1 所示。表4 1x c 3 s 5 0 0 e 的硬件资源s y s t e mg a t e s5 0 0 kl o g i cc e l l s1 0 4 7 6d e d i c a t e dm u l t i p l i e r s2 0b l o c kr a mb l o c k s2 0b l o c kr a mb i t s3 6 0 kd i s t d b u t e dr a mb i t s7 3 kd c m s4i os t a i l d a r d s1 8m a xd i 腩r e n t i a li o9 2m a xs i n g l ee n d e di o2 3 2x i l i i l x 的s p a n a n ( 斯巴达人) 系列的f p g a 是针对显示视频协处理而设计的【3 3 1 。如图4 5 所示，而s p a n a l l - 3 系列的f p g a 主要运用于平板显示器、工业控制和汽车等领域。s p a n a i l 3 系列分为三个部分：s p 抓a i l 一3 、s p a n a n - 3 e 和s p 抓a i l 3 a 。s p a n 孤3 e 系列主要是在s p a n a l l 3 系列的基础上做了逻辑优化，适用于要求有效逻辑和大量处理资源的逻辑集成，主要用于显示视频协处理。s p a n a n - 3 系列则是d v 【视蛳信息反戡获的f p g 宴驰术做了高密度和高管脚数量优化，适用于高集成数据处理应用主要用于平板显示和工业网络。s p 蛐- 3 a 则是在s p 耐a n 3 系列的基础上做了i ，o 优化，适用于要求宽接口或多种接口的桥接、差分信号和存储器，主要用于平板显示和显示接口、桥接。43 l 程序总体设计图45x i ：1 xs p a n a n 系列f p o a 应用4 2 程序总体设计及顶层模块根据改进后的随机置乱算法的要求，按照功能划分模块，完成程序编写和仿真分析。模块化设计思想垠大的优点在于至顶向下的设计思路能够保证系统体系结构的正确性。一旦某个地方出现错误，不会影响其他模块的设计和使用只要对出错模块进行修改，就能在尽可能减小修改范围的基础上完成错误的修改。如图4 6 所示，按照功能的不同将设计分成四个模块，分别完成对像素数据的缓冲和判断、产生并行的伪随机序列、对像素数据和伪随机序列进行融合、产生行场同步信号和数据使能信号。像素判断模块主要的功能是完成对像素数据的缓冲处理和像素数据的统计。输入信号是原始图像的像素数据，输出包含经过缓冲延迟后的像素数据和对像素数据的长度统计结果。如果r 、0 、b 三路信号不是全o 或者全1 数据，则统计结果计为o ，如果是黑色像素点划统计结果记为l t 如果是白色像素点，统计结果为与该像素点前后相邻的白色像素点的总和。数据融合模块的输出是由像素数据判断模块的输出决定的。如果像素数据判第四章随机置乱的f p g a 实现断模块输出的是全0 或者全l 的像素数据，则该像素点需要进行随机置乱处理( 其中白色像素点需要按照统计的长度确定需要置乱的位数) ，用伪随机序列的输出替代这个像素点的若干非重要位，融合后的数据被送往t m d s 编码器单元：如果该像素判断模块输出的像素数据不是全o 或者全l 状态，则该像素不需要进行任何处理，直接输出到t m d s 编码单元。伪随机产生模块和同步及使能信号处理模块是两个比较独立的模块。伪随机序列产生模块主要负责产生一个并行的伪随机序列，而同步及使能信号处理模块主要负责解决行场同步信号和数据使能信号与像素数据的同步问题。t m d s解码器厂一一一一一一一一一一一一一一一一一一一1i 啪a 隔缨。l ：f p o al 罂? 必ul il。o “、l !像素数据判断模块! r 。r 一一一1耐i量裟|岐! 编码器；i一一一一薹蚕三三j三i主薹薹茎薹至主至一一一一一-jl一一一一苦蓍=：i二!至至三至三三至至至三三三至型一一一一_图4 6 模块划分信号在f p g a 中的流程为：解码器输出的r 、g 、b 三路并行8 位像素信号送入像素数据判断模块，经过延迟以后送往数据融合模块，同时送往数据融合模块的信号还包括对延迟后的像素数据的一个长度统计结果。数据融合模块按照统计结果和随机置乱技术的具体要求对原始像素数据和伪随机序列的输出进过融合，融合后的像素数据被送往编码器重新编码。同时，同步及使能信号处理模块输出的行场同步信号和数据使能信号也被送往编码器参与编码。4 3 2 设计的主要原则( 1 ) 所有设计均采用v e r i l o gh d l 语言编写程序完成。在进行f p g a 设计时，可以采用电路原理图输入法进行设计，也可以全部采用硬件描述语言进行设计，或者两者混合进行设计。采用原理图设计的方法优点是比较直观，缺点是设计周期长，需要专门的设计工具，需手工布线等。本文的设计全部采用v e r i l o gh d l 输r 一一g：刊口矧一一一一厂d v i 视频信息反截获的f p g a 实现技术入法，这种设计可以较容易地作修改。同时，因为采用v e r i l o gh d l 综合器生成的数字逻辑是一种标准的电子设计互换格式( e d i f ) 文件，独立于所采用的实现工艺，有关工艺参数的描述可以通过v e r i l o gh d l 提供的属性包括进去，然后利用不同厂家的布局布线工具，在不同工艺的芯片上实现。因此程序具有很强的可移植性，方便了项目后继设计选用不同厂家的芯片。( 2 ) 各模块( 寄存输入和) 寄存输出。采用模块( 寄存输入和) 寄存输出，特别是寄存输出的目的是为了使模块层次清晰，提高系统最高工作频率，同时方便整个系统和单个模块分别进行静态时序分析。图4 7 所示为模块采用寄存输入输出的一个实例。图4 7 采用寄存器输入输出的电路( 3 ) 所有器件采用全局时钟原则，即系统中每一个时序器件都是由专用的全局时钟输入引脚驱动的单个主时钟去钟控。全局时钟是最简单、可靠的时钟，在器件中，全局时钟能提供最短的时钟延时( 数据输入到数据到达输出的时间) 。( 4 ) 采用同步电路设计原则。同步电路与异步电路相比有以下优点：1 同步电路能在温度、电压、过程等参数变化的情况下保持正常的工作，而异步电路的性能通常和环境温度、工作电压以及生产过程有关：2 同步电路具有可移植性，易于采用新技术或更先进的技术，而异步电路很难重用和维护：3 同步电路能简化两个模块之间的接口，而异步电路需要握手信号或令牌标记才能确保信号的完整性：4 用d 触发器或寄存器设计同步电路，可以消除毛刺和同步内部歪斜的数据。而异步电路就没有这个优点，且很难进行模拟和排错，也不能得到很好的综合。4 3 3 顶层模块按照模块化设计的思想，项层模块的功能要尽量的简单，最好只包含对底层模块的例化和组合电路的设计。由于本系统全部采用同步设计的方法，并不包含第四章随机置乱的f p g a 实现3 9组合电路部分，所以顶层模块的主要功能仅是完成对底层模块的例化，而对于具体的各个功能设计，都是放在各个底层模块中去实现。本系统所需要的外部接口信号如表4 2 所示：表4 2 系统接口信号类型信号名称说明r e d - _ l n n 、b l u e - i n 、g r e e n i n3 路8 位视频输入信号h s y n - i n 、v s y n - i n输入行场同步信号输入信号d el n输入像素数据使能信号c l kl n输入时钟r e d l m u t 、b l u i ；o u t 、g r e e n o u t3 路8 位视频输出信号h s y n o u t 、v s y n - o u t输出行场同步信号输出信号d e - - o u t输出像素数据使能信号c l k p u t输出时钟4 4 1 视频信号判断模块4 3 主要底层模块的实现该模块的主要功能是实现对输入的r 、g 、b 三路信号进行判断，为数据处理模块提供判据，同时为数据融合模块提供输入视频信号。该模块接口信号如下图所示。表4 3 视频信号判断模块输入输出信号类型信号名称说明i t e di n n 、b l u el n 、g r e e ni n3 路8 位视频输入信号输入信号c l ki n输入时钟r e d m 、b l u e m 、g r e e n m3 路8 位视频中问信号输出信号f l a g序列状态视频r 、g 、b 三路并行信号共有2 4 位，在此可将这2 4 位的信号分成三种状态，第一种状态为全0 状态，即0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ，第二种状态为全l状态，即1 1 l l l l l l l l l l l l l l l l l l l l l l ，其余的情况划归为第三种状态。第一种状态对应的为屏幕上全黑的情况，第二中种状态对应屏幕上全白的情况，第三种状态d v iw 信息反杜获的f 1 1 g a 爻螗蛙求对应屏幕上五颜六色的彩色罔像。一般情况下视频文字图像是由前两种状态的像素组合而成，即白底黑字。为了统计出某种状态像素数据的长度，需要对输入的像素数据进行移位存储。要准确知道输出像素所在的序列的长度，必须对与输出像素数据前后相邻的像素数据进行搜索。序列的长度由三部分组成：第一部分是当前像素之前与该像素点状态相同的像素的个数，记为l r ，第二部分是当前像素之后与该像素点状态辑i 同的像素个数记为l b ，另外就是当前像素。所以序列的长度l = l r + l b + l 。为了统计出l b 则需要在像素数据输出之前进行移位寄存处理：为了统计出l f则需要在像素数据输出之后进行移位寄存处理，园此本系统需要采用二级移位寄存。像素数据是2 4 位的一进制并行信号，考虑l u 统计结果h 需要3 种状态，可以用位宽为2 的移位寄存器来做统计。具体做法是对2 4 位的像素数据做缩位与运算并将运算结果送入移位寄存器的高位：对2 4 位的像素数据做缩位或运算并将运算结果送入移位寄存器的低位。经过上面的处理，对2 4 位数据的判断过程就转换为对曲位数据的判断，大大简化了判断的复杂程度。如果寄存器中的数据为1 1 ，代表该像素点是全1 状态，此时像素的长度等同于移位寄存嚣中高位连1 序列的长度( 以上序列是指当前像素数据所在的序列) ；如果寄存器中的数据是0 0 ，则像素数据为全o 状态即该像素点是黑色点。如果寄存器中的数据是0 l ，则该像素既非全。也非全1 ，不需要进行置乱处理。可以看卅，寄存器中不可能m 现的状态是1 0 ，因为不存在像素点各位同时为l ，又同时为0 的那种情况。这样，可以将像素区分成四种状态：黑色点、彩色点、白色且与其相邻白色点个数不超过2 0 、白色且与其相邻白色点个数大于2 0 。这种划分的依据是钱柳宇同学对于随机置乱技术的理论研究所得出的结论。按照上述思想编写v e d i o g i d l 程序在j s e 9l 环境下，进行综合，生成的耵l 模型如图48 所示。图48 视频信号判断模块r 丁l 原理嘲塑凹童堕盟兰塾塑! ! 鱼! 窭堡!为了验证该模块设计的正确性，需要刘该设计做时序仿真分析，图49 为该模块的时序仿真图，从图上可以看出，输出满足设计要求。图49像素数擀判断模块时序仿真442 并行伪随机序列模块该模块的主要功能是实现一个6 位的并行伪随机序列。表4 4 为该模块的输入输出信号的说明。袅44 伪随机序列模块输 输出信号l 信号类型信号名称说明l 输入信号输入时钟l 输 信号场同步作为寄存器置教标识l 输出信号r a no u t6 忙并行伪随机序列在用反馈移位寄存器作伪随机序列的时候，首先需要考虑的是序列的周期问题。计算机显示器上显示的视频信号是一个周期信号，其周期为显示一帧图像所占用的时间。如果按照每行1 2 8 0 个像素点，每帧1 0 2 4 行计算，完整传输一帧图像需要占用1 2 8 0 + 1 0 2 4 1 3 8 扣1 s 0 8 7 9 4 个时钟周期。为了使生成的伪髓机信号在视频图像的一个周期内具有随机信号的特点，则该序列的周期t 必须大于1 8 0 8 7 9 4 。考虑到系统的扩展性，例如将来可能会使用更火分辨率的显示器则需要选用更大周期的伪随机序列。按照d v l 协议规定p “，单链路的d 最高分辨率为1 9 2 0 + 1 0 s 0 6 0 h z ，其最大周期更是高达1 9 2 0 1 0 8 0 1 3 8 = 2 8 6 1 5 6 8 。所以伪随机序列的周期必须大于2 8 6 1 5 6 8 。d v i 视频信号在解码之后r 、g 、b 三路都是8 位并行信号，按照随机置乱的4 2d v l 视 i ! j l 信息反截获的f p g a 实现技术要求，最多要对视频信号进行6 位的置乱处理，所以本系统所需要的伪随机序列是一个并行的6 位伪随机序列。在实际虑用中n 位并行伪随机序列可由以下三种方法之一来实现【”】：( 1 ) 由n 个并行的结构相同但初始态互不相同的l f s r 产生。不难明白，结构相同的l f s r 在不同初始状态下所产生的序列之间存在着一种移位关系。因此，这种方式会导致n 个序列并非相互独立。如果所期望的序列长度至少为k ，那么只有在保证任一状态在k 次移位操作之内都不会与其它状态发生重复后，这种方法才是可取的。如果k 的取值非常大，且并行位数n 较多时，资源占用极高。例如为了实现6 个并行的长度超过2 8 6 1 5 6 8的l f s r ，需要用到2 8 6 1 5 6 8 6 左右的移位寄存器才能实现，显然这种方法是不现实的。( 2 ) 由同一l f s r 工作在n 倍c l k 下将相邻的n 次输出合并生成。这种方法需要使用f p g a 内部的p l l ( p h 嬲el o c k e dl o g i c ) 或d c m ( d i g i t a lc l o c km a n a g e r )模块，以产生n 倍频的时钟信号。显然，n 位随机序列是相互独立的，但有效周期变为原来的l n 。由于l f s r的周期可以达到很长，这也不成问题：但这种方法需要占用f p g a 内部的p l l d c m资源，并且可能会束缚系统的最高工作频率，所以适用的场合有限。在本系统中，时钟频率工作在1 0 8 m h z 左右，而本系统选用的芯片所支持的最高频率为1 6 5 m h z 。按照随机置乱技术的要求，最多需要的置乱位数是6 位，则需要时钟频率工作在1 0 8 m 6 = 6 4 8 m h z 。这已经大大超出了芯片所支持的最高频率，因此该方法在本系统中是不可行的。( 3 ) 由反馈方式互不相同的n 个l f s r 实现。显然，这种方法所产生的n 位序列之间是相互独立的。如果n 较大，m 级l f s r 中适用的反馈方式不足时，应该使用m + l ，m + 2 ，级的l f s r 。当l f s r 的级数为2 2 时，m 序列的周期为2 2 2 1 = 4 1 9 4 3 0 3 ，超过了单链路d v i信号所能产生的最大周期。因此，本系统所需的6 位并行伪随机序列要由2 2 及其以上级数的m 序列来实现。在信息加密领域，伪随机序列的质量与周期有着紧密的联系，周期越长则信息越难被破译。但是在d v i 视频反截获方面，序列的周期较大意味着会出现长度较长的游程，如果某一部分信息刚好处在这个长游程之内，则该部分信息存在着极大的泄露风险。所以序列的周期首先要大于d v i 视频的周期，其次选择的序列周期不能过大。从参考文献f 3 6 】或【3 7 】中可以查到查到2 2 级到2 7 级m 序列可选的反馈方式如表4 5 所示。第四章随机置乱的f p g a 实现农4 5l f s r 参数表( 部分)l f s r 级数反馈系数周期2 l2 1 ，2 ，02 0 9 7 1 5 l2 22 2 ，l ，04 1 9 4 3 0 32 32 3 ，5 ，o8 3 8 8 6 0 72 42 4 ，4 ，3 ，l ，01 6 7 7 7 2 1 52 52 5 ，3 ，o3 3 5 5 4 4 3l2 62 6 ，8 ，7 ，l ，o6 7 1 0 8 8 6 3由上表可以写出2 2 位的移位寄存器的特征多项式为：厂( 工) ：x 2 2 + 工+ l( 4 - 1 )2 3 位的移位寄存器的特征多项式为：厂( 工) ：工2 3 + + 1(