定点除法运算ppt课件

4.4定点除法运算,X-被除数Y-除数小数除法运算结果不溢出的条件：|X|0，则上商qi=1。下一步做Ri+1=2RiY若不够减，即Ri=2Ri-1Y0，上商qi=0。若恢复余数Ri=RiY，下一步新余数Ri1=2RiY=2(RiY)Y=2Ri+Y，即下一步余数左移，再加Y。原码加减交替法的运算规则可归纳如下：1）若余数0，上商“1”，余数左移一位，减除数；2）若余数0，上商“0”，余数左移一位，加除数。,5,例：已知被除数X=-0.10001011，除数Y=+0.1110,用加减交替法求商。解：商符=10=1除数的相反数：-Y补=11.0010补码加减因为运算过程中有左移，需采用双符号位。商原=1.1001，余数=0.11012-4,6,|X|=00.10001011,|Y|=00.1110,-Y补=11.0010,+Y,1,1110,+00,1,01010110,11,R0,商1,这两步先减Y、商0，再加Y，都是固定的。可以合并为一步：(X-Y)*2+Y=2X2Y+Y=2XY,即合并为先左移，再减Y.第一次商0，是符号。,|X|Y|,必然R0,商1,1,11010100,00,1,11110100,11,R0,商0,0,11111010,11,+|Y|,1110,+00,1,00011010,11,R0,商1,1,00110110,00,-|Y|,0010,+11,1,00010110,01,商的符号位，清0,0,10001011,00,操作,商,被除数(余数),符号位,商原=1.1001，余数=0.11012-4,最后一步,若余数R0,还要加Y恢复余数,8,原码加减交替法运算电路,除数,余数/商,余数,9,除法原理图,低n位余数与商共用一个寄存器,商,1,控制门,除数,左移,余数/商,余数,10,4.4.3阵列除法器,当P=0，实现X+Y；当P=1，实现X+Y，配合Ci进位实现减法。恰好与原码除法相对应：上商0，加Y；上商1，减Y。,用异或门实现可控取反：y0=yy1=y,11,12,13,4.4.2补码除法运算,补码不恢复余数除法的运算规则：1.被除数与除数同号，则被除数减去除数；被除数与除数异号，则被除数加上除数。2.若所得余数与除数同号，则上商1，余数左移一位减去除数；若所得余数与除数异号，则上商0，余数左移一位加上除数。3.重复第2步，若采用末位恒置1法，则共做n次（n为除数补码包括符号位的位数）。4.商的符号位与数值位均在运算中产生。,14,例：,例：已知X补=1.01110101,Y补=0.1110,用补码除法求X/Y补解：-Y补=1.0010,15,1,00011011,00,未位恒置1,1,+110010,R3与Y同号,商1,1,00001101,00,+-Y补,0010,+11,1,11101101,00,R3与Y同号,商1,1,01110110,00,+Y补,1110,+00,1,10010110,11,R2与Y异号，商0,0,11001011,11,+-Y补,0010,+11,1,10101011,00,R1与Y同号，商1,1,01010101,00,+Y补,1110,+00,X,Y异号,01