（微电子学与固体电子学专业论文）二阶ΣΔadc中抽取滤波器的设计.pdf

沈阳t 业大学硕士学位论文 捅要 一a 模数( a ，d ) 转换器是北京美新华微电子技术有限公司开发的一款单片集成电 路。该电路是基于c s m c 0 5 r t m 的二层金属工艺，采用正向设计方法完成的。 本论文( 课题) 的任务是“芑一模数a d 转换器”中的部分电路一二阶一a a d c 中抽取滤波器的设计。内容包括，编写抽取滤波器行为级的v e r i l o g 代码，对代码进行 仿真，设计电路图，电路原理仿真，版图设计等。该抽取滤波器用于一aa d 转换器 中，拥有较好的滤波能力，利用抽取技术对量化的模拟信号进行抽取，提高数据的精度。 电路的性能为3 3 v 电压电源供电，信号来源于调制器的输出。输入信号位数为l b i t ，输 出数字信号的位数要达到1 3 b i t ，抽取率i = 2 f m 。，其中f s 是抽样频率或抽样率。采样定理的另一个基本条件是输入 信号必须是带限信号，当原始信号本身就不是带限信号时，采样后高频分量也会混叠进 低频来，从而改变基频内的信号频谱，原始信号也就不可能再恢复1 1 】。 2 1 3 过采样 按采样频率的大小可将采样划分为奈奎斯特采样与过采样两种采样方式。过采样与 奈奎斯特采样的关系又十分紧密，这里有必要对奈奎斯特采样进行适当的讨论。奈奎斯 特采样的采样频率只是稍大于输入信号的奈奎斯特频率，而过采样的采样频率远远大于 信号奈奎斯特频率。定义过采样率m 为实际采样频率( 兀) 与信号奈奎斯特频率( 六) 之 ， 比，即：m = 争= 。舞。过采样时，也常将采样频率用过采样率来表示，如6 4 x 1 2 8 x 。 二阶a d c 中抽取滤波器的设计 采用过采样可以带来两个最重要的好处： ( 1 ) 简化抗混叠滤波器的设计 ( 2 ) 降低量化噪声 采用奈奎斯特采样时，五与工2 相差不大，所以留给抗混叠滤波器的过渡带的空 间就非常狭窄，因而过渡带就很陡峭，导致滤波器阶数增加，电路复杂，成本增高。 采用过采样以后，兀与l 2 相差比较大，留给抗混叠滤波器的过渡带的空间很大， 因而滤波器设计起来相当宽裕。一般在过采样a d c 中，前置抗混叠滤波器用一个简单 的r c 电路就能完成其功能。 但采用过采样也有不好的地方。由于实际的电路处理能力有限，不能工作在非常高 的采样频率下，若要采用高过采样率采样，信号带宽必然会大大减小。 2 1 ，4 信噪比 假设量化过程只有量化误差，量化的位数为n ，奈奎斯特采样后量化，则信噪比s n r 由下式2 1 给出： s n r a s = 6 0 2 一n + 1 , 7 6 ( d b l ( 2 1 ) 而过采样在进行量化时的信噪比如式2 2 所示： = 6 0 2 n + 1 7 6 + l o l g m ( d b ) ( 2 2 ) 其中m 为过采样率。所以过采样每增加一倍，s n r 提高3 d b ，有效位数可以增加 0 5 b i t 。 2 2 一a d 转换器的基本设计思想 一个a d 转换器是一个模拟数字混合信号电路，典型的a d 转换器的精度依赖于 其中模拟部分的精度，例如在逐次逼近型a d 转换器中，其精度是由其中的d a 转换 器部分决定的，而d a 转换器的精度又取决于其中各个电阻的匹配性，受制造工艺的限 制，电阻的匹配性达到一定程度后就很难提高，因此转换器的精度一般只能达到在1 2 位左右，进一步提高精度只能依赖于芯片制造后的修正技术，导致器件成本急剧上升。 沈阳工业大学硕士学位论文 aa d 转换器的基本设计思想是尽可能降低对模拟部分精度的依赖性，它使用粗 量化器对输入模拟信号进行过采样率的量化，再通过数字滤波技术进行抽取滤波，最终 得到高分辨率的转换结果。在典型的1 位a d 转换器中，模拟部分的分辨率被降低 到了最低限度，其中a d 和d a 转换部分的分辨率都只有1 位，使a d 转换部分等价 于一个模拟比较器，d a 转换部分等价于一个2 选1 模拟开关，因此对模拟器件的精度 要求很低。 根据采样率模数转换可被归结为两部分，第一部分采样，模拟输入以奈奎斯特频率 f n 进行输入，f s - - - f n = 2 * b ，其中f s 代表采样频率，b 代表输入信号的带宽。a d c 的第二部 分采样以高于奈奎斯特频率进行采样，也就是过采样。输入信号以过采样频率f s = k * f n 被采样，其中k 被定义为过采样率，公式如2 3 所示： k = 2 b( 2 3 ) aa d 转换器的原理框图如图2 1 所示。调制器对模拟输入信号进行过采样，将 模拟信号转换成用脉宽密度表示的数字信号，其中包括原始的模拟输入信号和不必要的 带外噪声，调制器和抽取滤波器以同样的时钟频率工作。从图2 1 可以看出，调制器对 模拟输入进行量化，产生1 _ b i t 输出，而抽取滤波器的输出为n b i t 数字信号，n 为a d c 最终输出位数，其大小取决于过采样频率的大小【1 2 1 。抽取滤波器的阶数视调制器阶数而 定，通常比调制器高一阶1 3 3 l 3 4 1 。 过采样时钟 宽度调制输出 图2 1 一a d 转换器的原理框图 f i g 2 1b l o c kd i a g r a mo f as i g m a - d e l t aa n a l o gt od i g i t a lc o n v e r t e r 二阶a d c 中抽取滤波器的设计 2 2 1 调制器 调制器是aa d 转换器中的模拟部分，a d c 的最终输出精度取决于调制器的阶 数和在调制器阶段所使用的过采样率。由于对模拟信号进行过采样，所阱模拟电路的准 确性取决于时钟速度。使用过采样方法的好处在于在调制器阶段可以将量化噪声推到高 频，这样在抽取滤波器阶段可以使用数字低通滤波器将量化噪声滤除【1 3 】。调制器输出 1 一b i t 过采样数字信号，该信号作为抽取滤波器的输入。调制器的原理框图如图2 _ 2 所示， 模拟信号的输入和模拟信号经过数模转换( d a c ) 后作为输出信号的区别是模拟信号经过 了一个积分器，信号被量化成了1 - b i t 脉冲宽度的数字输出【3 5 】。 图2 2 调制器的原理框图 f i g 2 2b l o c kd i a g r a mo f m o d u l a t o r 出 调制器最终输出是周期和占空比都随输入信号变化的1 位数据流，而其占空比与输 入信号幅度对应，一个正弦输入信号所对应的输出数据流见图2 3 。从滤波器的角度看， 希望调制器的输出数据流的频率尽可能高，这样噪声的能量主要集中在高频部分，远离 正常信号带宽1 3 6 1 。 沈刚工业大学硕士学位论文 图2 3 正弦信号对应的数字信号 f i g 2 3s i n es i g n a la n dd i g i t a ls i g n a la b o u ti t 2 2 2 抽取滤波器 调制器所输出的1 位数据流的瞬时值只有0 和1 两种，几乎没有意义，必须经过滤 波器滤除其中的高频噪声才能得到与占空比成比例关系的高分辨率的n 位数字信号，如 果过采样率足够高，理论上可获得任意分辨率，但在实际实现时，过采样率和滤波器的 长度都是有限的，因此其精度也是有限的。在滤波的过程中同时也使信号频率恢复为奈 奎斯特频率。 从一个高采样f s 到一个低采样丘1 的采样频率的转换被称为抽取。抽取在严格意义 上讲只能缩减1 0 ，但在信号处理里抽取可以以任意抽取率进行缩减。一aa d 转换器 中的调制器对噪声进行整形将其推至高频，因此在其后面的抽取滤波器可以将其噪声滤 掉。带限信号经过抽取滤波器进行k 倍抽取( k 为过采样率) ，在调制器阶段的k - 1 倍 二阶a a d c 中抽取滤波器的设计 采样被丢掉，这样抽取滤波器达到了一个高分辨率输出，同时输出信号的频率是输入信 号频率的两倍，即奈奎斯特频率。 抽取滤波器在芯片中占用了大量的面积，因此在硬件实现上非常困难，大量的相关 文献都集中的讨论和解释了抽取滤波器的原理和数学模型。现有技术文献的工作大多集 中在调制器这一方面，但是在抽取滤波器这方面的硬件实现方案却很少被提及。抽取在 数字信号处理里是一个非常重要的概念，通常用累加求和电路来实现，也可以用低通滤 波器来实现。低通滤波器在阻带的信号衰减很小，在通带的信号也有衰减，累加求和电 路还有寄存器溢出的问题。所以在过渡带有一个好的衰减，设计一个有效的数字滤波器 迫在眉睫。最佳的低通滤波器可以由有限冲击响应( f i r ) 滤波器和无限冲击响应( i i r ) 滤波器来实现，但这两种滤波器在硬件实现上是非常繁琐的，在通带和阻带之间具有陡 直过渡带的理想低通滤波器硬件实现需要大量的t a p ，每个t a p 包含存储和乘法单元用于 保存数据和计算滤波器系划1 4 】。乘法器和存储器在硬件上的实现需要占用相当大的硅片 面积，为了克服在设计时硬件占用大量面积的问题，很多抽取滤波器使用只读存储器 ( r o m ) 来实现数据存储和滤波器系数的乘法运算。但是用只读存储器( r o m ) 来构 建一个模数转换器会导致问题的复杂性。 i - b rr e s o l u t i o n1 2 b i tr e s o l u t i o n1 6 - n tr e s o l u t i o n 图2 4 抽取滤波器结构框图 f i g ，2 4b l o c kd i a g r a m o f d e c i m a t o r 从节省面积的角度看，实现抽取滤波器的一个最有效的办法是使用“梳状”滤波器， 该滤波器在硬件上实现会节省硅片面积，同时还会满足低通滤波器的参数特性。但“梳 状”滤波器对滤除调制器产生的带外噪声能力有限，很少单独使用，在典型的一a d 沈阳工业大学硕十学位论文 转换器中，如图2 4 所示，最后两级一般使用高性能的f i r 滤波器实现。由于设计任务 分工的关系，本文只讨论“梳状”滤波器的实现方法。 二阶a a d c 中抽取滤波器的设计 3 “梳状”滤波器电路结构选择 3 1 “梳状”滤波器的基本工作原理 梳状滤波器的基本原理 在型a d 转换器中，用于抽取滤波器的“梳状”滤波器是一种低通滤波器。一 个长度为n 的一阶“梳状”滤波器就是一种所有的系数都为1 的f i r 滤波器，其传递函 数为 酢，= 嵩= 专静 - ， 这里的1 n 在电路实现时是没有必要的( 取决于对输出数据的定义) ，因此，式3 1 可 简写为 酢，= 器= z ， 对于n = 4 的问题，由式3 2 可得 y ( n ) = x ( n ) + x ( n 一1 ) + x ( n 一2 ) + x ( h 一3 ) ( 3 3 ) 可见一阶“梳状”滤波器就是前n 项采样值之和。其作用是每隔n 次采样求一次平均值。 为实现抽取，在滤波器后有一个降采样器，每输入n 个采样值后，给出一个输出。 x 0 0 v ( r a ) r h ( 蜀 i n ， 缸缸，n 图3 1 “梳状”滤波器的基本框图 f i g 3 1 b l o c kd i a g r a mo f c o m bf i l t e r 一阶“梳状”滤波器的频率特性为 沈阳工业大学硕士学位论文 s i n c ( n t r 专) h ( 力= 三一 ( 3 4 ) s i n c ( j r 专) j i 对感兴趣信号频带有影响的因素，是在0 到信号带宽( f 2 n ) 频率范围内，“梳状” 滤波器衰减所有高于奈奎斯特速率的信号，消除频带以外的噪声旧。为了使抽取滤波器 满足低通滤波器的特征曲线，对信号截止频带处的信号，衰减效果应该高。曲线主瓣和 旁瓣的比值，在设计抽取滤波器过程中，起到了决定性的因素：在通频带和截止频带间， 信号精确和完整的传递，还有在截止频带处对信号有效的衰减，把以上各级串联起来， 这样可以改善滤波器的特性。n 值的大小决定滤波器的增益口7 】【3 8 l 。 图3 2 “梳状”滤波器的频率响应 f i g 3 2f r e q u e n c yr e s p o n s eo f c o m bf i l t e r 一个k 阶“梳状”滤波器的传递函数为 肌，= 嚣= ( 丁 ( 3 5 ) 二阶一a a d c 中抽取滤波器的设计 k 等于1 4 的“梳状”滤波器的幅频特性如图3 2 ，可见阶数越高，其噪声抑铝i 。e , 力越 好，但电路也越复杂。一阶“梳状”滤波器的性能很差，很少使用。在型a d 转换 器中，“梳状”滤波器的设计原则是其阶数应比调制器高一阶，因此，对于本文讨论的 二阶型a d 转换器，滤波器的阶数应为三阶。 3 2 “梳状”滤波器实现方法比较 一阶“梳状”滤波器韵电路实现是很简单的，但其噪声抑制能力有限，无法使用。 二阶以上“梳状”滤波器有多种具体实现方法，这些方法各有特点，分别适用于不同的 性能要求。各种实现方法来自对传递函数的不同等效形式和下采样开关位置的选择【3 9 1 。 一个长度为n 的k 阶“梳状”滤波器的传递函数为 啡，= 器= 陟n - - - 0 丁 s ， 一种称为直接实现的方法是将其展开，例如一个n = 2 ，k = 3 的问题，由式3 3 可得 h ( z ) = ( 1 + z 。) 3 = 1 + 3 z 一1 + 3 z - 2 + z - 3( 3 7 ) 其一般表达式为帅】 h ( z ) = ( 0 ) + h ( 1 ) z 一1 + ( 2 ) z 一2 + + 以一1 ) z 一一1 l ( 3 8 ) 因此早期的“梳状”滤波器一般采用图3 3 所示的电路结构实现【4 1 t 沈阳工业大学硕士学位论文 区掣占 图3 3 早期的“梳状”滤波器实现方法 f i g 3 3t h ep e r f o r m a n c eo f e a r l i e rc o m bf i l t e r 尽管对于1 位d 调制器来说，图3 1 中的乘法运算等价为有选择的加法运算，当 n 较大时，该电路仍然十分复杂，且加法器部分路径很长，电路速度也较慢1 6 】。 由于上述方法存在较严重的问题，许多研究工作涉及对“梳状”滤波器实现方法的 改进，这些改进都是通过某种形式的数学变换得到式3 6 的等效的表达式，再依据等效 的表达式进行电路设计。表达式3 6 有多种等效形式，对应电路的复杂性和工作频率不 同，因此电路的功耗不同。种典型的变换方法如下 脚( 纠= f t 芝l - ：- 丫) = ( 专) 眩”y 9 ， 根据式3 9 ，梳状滤波器可以用k 个积分器和k 个微分器串联实现，其电路实现方 法如图3 4 ( a ) ，这种方法通常称为c i c 级联型梳状滤波器【切。 二阶a d c 中抽取滤波器的设计 咄酗 型叵丑酬皿叵p r e ) 图3 4c i c 级联型梳状滤波器 f i g 3 4b l o c kd i a g r a mo f c a s c a d ei n t e g r a t o rc o m b 由于最后需要进n ：l 的抽取，可以将抽取提前到微分之前进行，其理论依据是 “n o b l e ”关系式，即 ( 山r ) f ( z ) = f ( z 。) ( 山r ) ( 3 1 0 ) 其电路实现如图3 4 ( b ) ，由于微分部分的工作频率降低了n 倍，电路的功耗可以 大大降低。这种实现方式又称为递归算法，由于积分部分为i i r 形式，微分部分为f i r 形式，有时也称为i i r - f i r 结构。为避免积分器溢出，输入信号需要转换为补码进行运 算，且每个积分器的字长都需要满足一定要求。c i c 级联型梳状滤波器的最大优点是电 路结构紧凑，占用芯片面积小，因此，该电路结构出现后，立刻被大多数半导体厂家所 采用，成为目前“梳状”滤波器的经典实现方式。 尽管c i c 级联型结构目前仍然是“梳状”滤波器的主要实现方式( 本文最终也选择 了该实现方式) ，但它也存在一些缺点。 c i c 级联型梳状滤波器的最大问题在于其功耗较高。由于其积分部分工作在过采样 频率下，且必须使用补码运算，因此整个电路的状态变化率较高，而在c m o s 工艺下， 数字电路的功耗正比于电路中各个门的状态变化率，因此导致了较高的功耗。近年来， 沈刚一r 业大学硕士学位论文 由于集成电路工艺的飞速发展，特征尺寸逐年减小，单位面积可制造的晶体管数量逐年 增加，芯片面积问题对许多设计来说，已成为次要矛盾，而功耗问题则逐渐成为设计瓶 颈问题，因此，许多研究涉及“梳状”滤波器的低功耗设计问题。 一种能够降低“梳状”滤波器功耗的实现方法称为2 2 2 级联方法 1 8 】。当n 为2 的 m 次方时，公式3 9 可以改写为 日( z ) = ( ( 1 + z - i ) ( 1 + z - 2 ) ( 1 + 三一“) r ( 3 1 1 ) 例如n = 4 = 2 2 时， 日( z ) = ( 1 + 二。1 + z 。+ z - 3 广 = ( ( 1 + z - i ) ( 1 + z - 2 ) y ( 3 1 2 ) 由于经2 ：1 抽取后的z 1 相当于抽取前的z 2 ，因此，根据式3 1 1 ，“梳状”滤波器 可按图3 4 ( c ) 实现，该电路的特点是工作频率逐级降低，且每级滤波器都属于f i r 型， 不存在累加关系，数据宽度可以逐渐增加，只要保证各级电路的单次求和运算不发生溢 出即可，因此功耗得以降低。 e o ( z ) e l 固 2 - _ _ 一 02黧r 爵酉卜_ j 图3 5 抽取率为2 的多相抽取 f i g 3 5m u l t i p h a s ed e c i m a t i o nw h i c hf a c t o re q u a l2 一种功耗更低的实现方法称为多相抽取，其特点是将抽取提前到运算之前进行( 图 3 5 ) 。以下以一个例子说明该方法的原理。当阶数k 为3 时，图3 4 ( c ) 中的每一级为 h ( z 1 = 1 + 3 z 一1 + 3 z - 2 + z - 3 = ( 1 + 3 z 。) + z - i ( 3 + z 2 ) = e o ( z ) + z 一1 五( z ) ( 3 1 3 ) 二阶aa d c 中抽取滤波器的设计 这罩e o ( z ) 和e l ( z ) 在按图3 5 实现时，其中的z 2 相当于抽取前的z 1 ( 对应电 路中的一级寄存器) ，故图3 5 可理解为图3 4 ( c ) 的改进。关于多相抽取技术的更深 入的理解可参见文献【】9 】f 2 0 1 。 图3 。6 第l 级抽取率为m 1 的多相抽取 f i g 3 6m u l t i p h a s ed e c i m a t i o no ff i r s ts t a g e sd e c i m a t i o nf a c t o re q u a lm 1 x ( n - 7 )x m - 1 5 ) 图3 7 抽取率为8 时第l 级各触发器中的数据 f i g 3 7t h ed a t ao f t h ef a s ts t a g e st r i g g e r sw h e nd e c i m a t i o nf a c t o re q 吲8 对于1 位调制器，由于第1 级的输入数据宽度只有1 位，增大第1 级的抽取率 ( 如图3 6 ) 可以进一步减小后面各级的工作频率，功耗可以进一步降低，但其中第一 级电路的实现比较困难。 图3 7 是抽取率为8 时，第一级滤波器中各个触发器( 由于数据宽度为1 ，寄存器 等价于d 型触发器，故用d 代替了z 1 ) 中的数据关系。由于在求和时，各触发器中的 数据需要乘上式3 1 3 中的系数，故电路实现较为复杂。在第2 级和以后各级，由于数据 嚣甥佃萤四忸母圆母 一 一 一 一 山 埘 一 一 x x 沈阳工业大学硕士学位论文 宽度增加( 必须保证每次求和不发生溢出) ，电路结构将更为复杂，增加抽取率已不再 可行。为解决第一级电路实现问题，文献口1 1 1 2 2 1 分别提出了基于树型结构和r o m 查找表 的实现方法。 尽管多相抽取技术也能够提高滤波器的最高工作频率，但总的来看，在c i c 型结构 出现之后提出的各种“改进型梳状滤波器”的实现方法主要是以降低功耗为目的，且都 在不同程度上增加了电路复杂程度，而本次设计要求中并没有将功耗作为主要技术指 标，而是强调最终器件的成本，故本文仍然选择经典的c i c 级联型结构作为基本电路结 构。除节省芯片面积外，选择该电路结构的另一个原因是由于上述“改进型梳状滤波器” 大多还处于研究阶段，所给出的数据主要是仿真分析的结果，真正通过流片后给出测试 数据的不多，而用于商业化产品的则未见到报道。 c i c 级联型结构的虽然是一种比较成熟的技术，但介绍电路实现的具体方法的文献 并不多，大多数理论文章对该电路的介绍停留在数学模型的级别上，在电路实现时仍存 在许多需要解决的技术细节的问题b 3 1 。 3 3c i c 滤波器的电路参数确定 3 3 1 参数确定 c i c 滤波器的长度n 和阶数k 是由设计要求决定的，但在考虑到电路实现时，还 需要确定其中积分器和微分器的数据宽度以避免发生溢出。积分器部分属于i i r 结构， 其输出信号会反馈回输入端进行累加，为避免溢出，必须使用二进制补码运算。在c i c 滤波器中，即使采用二进制补码运算也需要考虑数据宽度问题，数据宽度的确定依据如 下： ，丁c z ，= = ( 篓z 一”) l 篓z 一”i ( 篓i z 一”1 ( 篓 = ： c s - 4 ， 从这个表达式可以看出，每进行n 次采样，积分器数据最大增量为 g 。= n ( 3 1 5 ) 其对应二进制位数为， 二阶a a d c 中抽取滤波器的设计 = k l o g2 ” ( 3 1 6 ) 如果输入信号的宽度为b i ，则积分器宽度应至少为 = k l 0 9 2 n + e 。 ( 3 1 7 ) 因此，对于本文讨论的n = 1 6 ，k = 3 ，b i = l 问题，积分器的“位宽”应为1 3 位，由 于微分器的输入来自积分器，其“位宽”也应为1 3 位。 3 3 2 数学模型与电路的对应关系 到目前为止，所有分析仍然停留在数学模型的级别上，为了能够以电路实现该数学 模型，必须解决数学模型中各个部分与电路之间的关系。为叙述方便，这里首先讨论一 个一阶c i c 滤波器。 过采样输入 ，1 、 母 ( i - z _ 1 ) l i 了 图3 8 一阶c l c 滤波器 f i g 3 8o n es t a g ec a s c a d ei n t e g r a t o rc o m b 样 从图3 - 8 中可以看出，c i c 滤波器主要由3 个部分组成，即积分器、微分器和抽取器。 其中积分器和微分器中都有z i ，要实现这两种电路，必须首先解决z - 1 的电路实现问题。 z - 1 是一个抽象的符号，其基本含义可以粗略地理解为“上一个采样周期的值”。在 不同应用领域中，其实现方式不同。在计算机中，它是以存储器的形式实现的，在离散 系统，如开关电容电路、a 调制器中，z - 1 是由采样保持电路实现的，而在数字电路中， z _ 1 可以用寄存器( 一个或多个d 型触发器) 实现，而寄存器中触发器的个数是由信号 的“位宽”决定的，因此在同一个电路图中，同样的“z - 符号，其对应的物理电路可 能完全不同。 沈阳t 业大学硕士学位论文 3 3 3 数字积分器的实现方法 一个数字积分器电路实际上是一个累加器，用来累加和存储输入的数据。它也可以 理解为一个单级无限冲击响应( i i r ) 滤波器。积分器的传输函数如公式( 3 1 8 ) 所示： y ( 门) = r ( n 1 ) + x ( n ) ( 3 1 8 ) 对应z 变换为 】，( z ) = x ( z ) - i - z - i y ( z ) ( 3 1 9 ) 因此，积分器的z 域传递函数为 1 日( 2 ) 2 专 3 2 0 ) 公式3 1 8 描述了滤波器在某一时刻的输出等于此时的输入与上一个特定时间区域 内输出的叠加。如图3 9 所示。 输 震加 f 延时 图3 9 数字积分器 f i g 3 9b l o c kd i a g r a mo f ad i g i t a li n t e g r a t o r 出，y ( z ) 延迟单元z 1 可以通过寄存器实现，图中的加法符号则对应一个加法器电路。 积分器的频率特性可以通过将z 域表示的传输函数转换为频域表示的传递函数后得 出，目p f f j e j 2 ( f f s ) 代替z 【2 “。积分器的响应可以在公式3 2 1 中体现出来。响应图形如 图3 1 0 所示。 二阶a a d c 中抽取滤波器的设计 h ( f ) 网 图3 1 0 数字积分器的响应 f i g 3 1 0t h er e s p o n s eo f ad i g i t a li n t e g r a t o r ( 3 2 1 ) 积分器的结构导致了积分器在d c 和过样采样频率整数倍( f s ) 上具有无限增益，该 增益能导致积分器的不稳定，并且寄存器在用于延迟单元的情况下容易溢出以致于导致 数据的丢失。为了避免寄存器的溢出，必须在数据迸入积分器之前，将其转换为2 进制 补码，对于c i c 滤波器来说，要将来自调制器的1 位输入信号扩展为与积分器相同的宽度 ( 对本设计来说为1 3 位) ，其中“1 ”要表示为“0 0 0 0 0 0 0 0 0 0 0 0 1 ”，而“0 ”则需要转 换为“1 1 1 1 1 1 1 1 1 1 1 1 1 ”，即“一l ”，且对高阶c i c 滤波器来说，所有积分器的“位宽” 必须相同，这样就可以避免因数据溢出产生错误。 注意到除图3 1 0 外，积分器还有另一种实现方式，如图3 1 1 所示。 图3 。1 1 另种积分器实现方式 f i g 3 11b l o c kd i a g r a mo f a n o t h e rd i g i t a li n t e g r a t o r 沈阳一r 业大学硕士学位论文 对于c i c 滤波器来说这种实现方式与3 9 功能上没有本质区别( 输出相差一个时钟周 期) ，但对于电路性能却有较大影响。多级级联时，图3 1 1 恰好相当于插入了流水线寄 存器，因此也称为流水线结构，在级数较多时，其最高时钟频率远高于图3 9 的结构， 因此本文在积分器部分最终采用了图3 9 的电路结构。 3 3 4 数字微分器的实现方法 数字微分器数字微分器的时域和传输函数由公式3 2 2 给出。 】，( 玎t ) = x ( n 疋) 一x 0 1 ) l ) 酢) = 嵩_ ( 1 q - 1 ) ( 3 2 2 ) 从公式中可以看出，微分器的输出是当前的输入与上一个输x y _ 差。根据公式3 2 2 ， 数字微分器的模型由图3 1 2 实现。其频域传递函数体如式3 2 3 所示。 输 h ( f ) i =阢t , 孤f j 累加 延时 图3 1 2 数字微分器 f i g 3 1 2s t i c kd i a g r a mo f ad i g i t a ld i f f e r e m i a t o r ( 3 2 3 ) 二阶a a d c 中抽取滤波器的设计 数字微分器的响应如图3 1 3 如示，积分器的输出作为微分器的输入，并且微分器 也应用了二进制补码方法，所以，微分器的输出就是一个抽取滤波器，所以抽取滤波器 的最后输出是二进制编码形式，输出的信号可以用于下一步处理。应当注意的是，微分 器运行的时钟频率不同于积分器的时钟频率。 h ( o 图3 1 3 数字微分器的大响应 f i 驴1 3m a g n i t u d er e s p o n s eo f ad i g i t a ld i f f e r e n t i a t o r 3 3 5 抽样器的实现 抽样器的作用是每间隔n 个时钟周期，将积分器的输出送给微分器进行1 次运算， 这一功能可通过两种方式实现，一种对积分部分的时钟信号进行n 分频作为微分部分的 时钟信号，另一种方式是采用“时钟门控”的方法对微分部分的时钟进行控制，即每间 隔n 个周期产生一个微分部分的工作“使能”信号。两种电路都需要注意时序配合问题。 由于分频方式相对简单，故本文选择分频方式实现。 3 3 6 最后确定的3 阶c l c 滤波器 最后确定的c i c 滤波器的框图见图3 1 4 ，其中积分部分和微分部分都是由三个相同 结构的电路级联实现的，积分器使用过采样频率的时钟，该信号经1 6 分频后作为微分 器的工作时钟。 沈阳工业大学硕士学位论文 图3 1 4 三阶c i c 滤波器 f i 9 3 1 4b l o c kd i a g r a mo f at h i r do r d e rc i cf i l t e r 积分器部分采用流水线连接方式，最后的三阶的c i c 抽取滤波器结构如图3 1 5 所 示。图中所有z 1 都是由1 3 个触发器构成的寄存器。抽取滤波器的输入，也就是调制器 的输出在进入滤波器之前首先扩展为1 3 位的二进制补码，由于滤波器最后的输出也是 补码形式，为方便测试，实际电路中还增加了一个数据调整电路，将其转换为无符号数。 编码扩展电路、积分器和微分器的数据位宽是实现该电路的关键，在以上问题处理 正确时，尽管积分电路仍然能够导致寄存器的溢出，但是由于微分器电路的差分操作， 可以消除寄存器溢出的问题。 二阶a d c 中抽取滤波器的设计 畸iiengbbud鲁苗98廿)l d看i苗。iu喜鲁毫一uo牙静龟芬oinlc曲仨 =凸得壮眯材椎蜒嚣3iu鑫川一醯 沈阳工业大学硕士学位论文 4 本设计所采用的设计流程和辅助软件 4 1 设计流程 4 1 1 基于标准单元的设计 基于标准单元的设计风格是最流行的全定制设计风格中的一种，这种设计要求开发 一套全定制掩膜。标准单元也叫做宏单元，在这种设计中，我们把所有常用的逻辑单元 都开发出来，明确其特性，并存储在一个标准单元库中，一个典型的存储库可能包括诸 如反相器、与非门、或门、与或非门、或与非门、d 闩锁器和d 触发器等几百种单元。 每种门都可以通过多种方式来实现，以便于为不同的扇出提供足够的驱动能力，例如， 反相器可以有标准尺寸、双倍尺寸和四倍尺寸，可供芯片开发者选择合适的尺寸来实现 较高的电路速度和版图密度。 每个单元根据不同的特点来分类，包括： ( 1 ) 延时与负载电容的关系 ( 2 ) 电路仿真模型 ( 3 ) 定时仿真模型 ( 4 ) 错误仿真模型 ( 5 ) 用于布局布线的单元数据 ( 6 ) 掩膜数据 4 1 2 全定制设计 尽管基于标准单元的设计风格有时也称为全定制设计，但从严格意义上来讲，由于 通常使用的单元预先已被设计好，并且在不同芯片的设计中常常使用同样的单元，所以 基于标准单元的设计还不完全是全定制设计。在一个真正的全定制设计中，整个掩膜设 计都是重新做的，不采用任何库。然而，这种设计方式的开发成本高得让人无法接受。 因此，为了降低开发成本和减少设计周期，现在流行着设计重用的概念，最严格的全定 制设计可以说是存储单元的设计，不管是动态的还是静态的。由于设计总是重复同样的 二阶a d c 中抽取滤波器的设计 版图，所以对高密度存储芯片的设计来说必须重用。对逻辑芯片的设计来说，通过在同 一芯片中运用标准单元、数据通道单元以及可编程逻辑阵列( p l a ) 等不同设计风格的 组合是一个折中的办法。在真正的全定制版图中，每个晶体管的几何形状、方向以及位 置选择都是由设计者逐个完成的，因此设计效率非常低一一般每个设计者每天能够完成 几十个晶体管的布局和互连【2 5 】。 4 1 3 半定制设计 在数字c m o s 超大规模集成设计中，由于占用很多的人力，所以很少采用全定制 设计方式。 图4 1 表示的是超大规模集成电路设计的典型流程。图中不带阴影的方框表示设计 描述的层次，带阴影的方框表示设计的过程 在任何设计流程中，必须首先编写设计电路的技术指标和功能要求的细节，从抽象 的角度对电路的功能、接口和总体结构进行描述，在这一阶段无需考虑电路的具体实现 方式。接下来设计者使用行为级描述来分析电路的功能、性能、标准兼容性以及其他高 层次的问题。行为级描述一般也使用h d l 来编写。 由行为级描述向r t l 级描述的转换是由设计者手工完成的。在这个过程中，设计 者需要对实现电路功能的数据流进行详细描述。在以后的各个设计步骤中，设计者都可 以借助工具软件。 综合工具的作用是将r t l 级描述转换成门级网表。门级网表从逻辑门及其相互连 接关系的角度来描述电路的结构。综合工具需要保证综合出来的门级网表满足时序、面 积以及功耗的要求。自动布局、布线工具读入综合得到的网表并生成电路的版图。电路 的版图经过验证就可以制成芯片【2 6 1 。 在整个设计流程中，设计重点主要在于手工对r t l 描述的优化。在r t l 描述完成 之后，设计者就可以在e d a 工具的辅助下完成后续的设计过程。从r t l 级描述着手可 以将设计周期从几年缩短为几个月，也有可能在较短的时间内对设计进行多次调整和改 进。 2 8 沈阳工业大学硕士学位论文 图4 1 超大规模集成电路设计的典型流程 f i g 4 1t h et y p i c a ld e s i g nf l o wo f v e r yl a r g es c a l ei n t e g r a t e 二阶a a d c 中抽取滤波器的设计 最近出现行为级综合工具可以将电路或算法的行为级描述转换为r t l 级描述。随 着行为级综合工具的不断完善，数字电路设计将越来越类似于软件程序设计。设计者只 需在非常抽象的层次使用h d l 对电路的算法进行描述，然后在e d a 工具的帮助下完成 从行为级描述到最终芯片结构的转换。 虽然e d a 工具能够使设计过程自动化并显著缩短设计周期，但设计者仍然是整个 设计过程的核心，若果使用不当，e d at 具也会产生很差的结果。因此设计者还必须 对这种设计方法的缺陷有所了解，才能借助于e d a 工具得出优化的设计。 4 2 辅助软件 4 2 1 计算机辅助设计技术 计算机辅助设计( c a d ) 工具对于适时开发集成电路是非常必要的。尽管计算机辅 助设计工具不能取代设计中的创造和发明，但设计中费时而且计算集中的机械性部分大 都可以用c a d 工具来完成。用于v l s i 芯片设计的c a d 技术可以分为以下几个方面： ( 1 ) 高层次综合 ( 2 ) 逻辑综合 ( 3 ) 电路优化 ( 4 ) 版图 ( 5 ) 仿真 ( 6 ) 设计规则检查 ( 7 ) 形式检查 4 2 2 综合工具 使用像v h d l 或者v e r i l o g 一类硬件描述语言( h d l ) 的高层次综合工具实现了设 计中高层设计阶段的自动化。通过对芯片面积和信号延时这样的低层次设计特性的准确 估计，这些工具能有效地确定芯片设计中应包含的模块的类型和数量。人们已经开发了 许多用于逻辑综合和优化的工具，并且可以对于诸如芯片面积最小化、低功耗、高速或 它们加权组合的特殊设计需求进行专门设计。 沈阳1 = 业大学硕士学位论文 4 2 3 版图工具 电路优化工具包含使延时最小化的晶体管尺寸以及工艺变化、噪声和可靠性损伤。 版图c a d 工具包括用于布局、布线以及模块生成的工具。尖端的版图工具是目标驱动 的，并且包括一定程度的优化功能。例如，时间驱动的版图工具的目标是产生能够满足 时间要求的版图。 自动的单元定位和布线程序是一类非常重要的物理设计自动化工具。在基于单元的 设计自动化中最有挑战性的一个工作是将芯片上所有的标准单元都放置在最优化或接 近于最优化的位置，以便能够用最小的互连面积和最小的延时完成单元间的信号布线。 由于为成千上万的标准单元找到最合适的位置通常花费太大，以至于不能作为一个常规 的几何定位问题来解决，在绝大多数情况下，人们采用各种尝试性方法( 例如最短路径 算法、最佳直接算法、模拟退火算法) 来找到一种接近于最优的解决方法。 一旦设计中所有单元的物理位置都固定下来了，就在网表的基础上( 正式的门级电 路的描述) 使用自动布局布线工具来生成单元端点之间的金属互连。就像在自动布局工 具中那样，人们采用了大量的尝试方法以最小的计算量寻找接近于最优化的布线方法 伫8 1 。 4 2 4 仿真和检验工具 仿真，这个v l s ic a d 工具中最成熟的领域包括很多工具：从电路仿真( s p i c e 及 其衍生工具，如h s p i c e 、时序仿真、逻辑仿真以及特性仿真，还有其他许多用于期间 仿真和工艺仿真的工具。所有的c a d 仿真工具都是为了在设计过程的每个阶段判断设 计的电路是否满足要求。 逻辑仿真主要是为了验证电路的功能，例如判断设计的电路是否具有要求的逻辑特 性。电路结构门级的抽象已足够确认逻辑功能，单个门具体的电性能不是逻辑仿真所关 心的。在逻辑仿真时，把许多测试向量( 输入端) 加到电路上，并且将实际输出图形与 预期输出图形进行比较。逻辑仿真工具中可以加入有限的门延时信息，而电气仿真则可 实现关键时域特性的详尽分析。 一3 卜 二阶一a d c 中抽取滤波器的设计 人们使用电路或者电气仿真工具来判断理论的和最坏情况下的门延时，以便确认关 键延时信号信道或元件，并推测寄生效应对电路特性的影响。为了完成这些工作，用一 个具体的物理模型代替电路中每个晶体管和每一条互连线的电流电压特性，并且在时域 内求解描述电路暂态特性的联立微分方程。因此，电路仿真的计算费用比逻辑仿真高很 多个数量级。所以，为了获得可靠的关于电路时间特性的信息，必须在电路级仿真以前 根据掩膜版图数据( 版图提取) 确定所有寄生电容和阻抗。 c a d 的设计规则检查包括版图规则检查、电气规则检查以及可靠性规则检查。版 图规则检查程序对解决潜在的生产问题和电路故障非常有效。 由于本设计不是单纯的模拟信号或数字信号，而是混合信号的设计，所以不能单纯 的使用某种设计流程来完成。为了验证电路设计的正确性，必须用半定制方法编写 v e r i l o g 代码，进行仿真。设计电路时使用全定制方法来设计各部分相应的电路模块， 该电路的特点决定了所使用的方法。在辅助软件的使用上，本设计采用了比较常用的 m o d e l s i m 仿真和h s p i c e 仿真。 3 2 沈阳工业大学硕士学位论文 5 抽取滤波器的设计 全定制设计需要从基本的单元电路开始，对每个单元电路都要进行严格的功能验证 和性能分析，以下分别介绍滤波器各部分的具体电路设计。 5 1 编码扩展电路 为了有效防止数据的溢出，必须将调制器输入的数据转换成补码形式，编码扩展电 路就是实现该功能的，电路图如下。 妒dd h s p i c e 下的仿真结果。 图5 1 编码扩展电路图 f i g 5 1c o d e re x p a n d e dc i r c u i t s b 王t q 二阶一a a d c 中抽取滤波器的设计 图5 2 编码扩展电路仿真结果 f i g 5 2s i m u l a t e dr e s u l to f t h ec o d e re x p a n d e dc i r c u i t s 编码扩展电路对应的版图： 图5 3 编码扩展电路对应的版图 f i g 5 3l a o u to f t h ec o d e re x p a n d e dc i r c u i t s 3 4 沈阳工业大学硕士学位论文 5 2 时钟分频电路 抽取滤波器的过采样时钟与调制器的相同，但不同于微分器的采样时钟。做为抽取 滤波器一部分的微分器电路，需要一个不同的时钟信号来驱动。时钟分频电路就是为微 分器电路提供不同时钟信号而设定的，它能够产生一个采样( f s k ) 时钟信号，f s 为过 采样频率。因为抽取滤波器的过采样的抽取率为1 6 ，那么时钟分频电路产生的信号为 f s 1 6 。 时钟分频电路将一个过采样时钟信号作为输入，然后输出一个降采样时钟信号，用 做微分器的时钟信号。时钟分频电路是一个有序电路，由一个d 触发器和一个与门组成， 时钟的分频就是通过d 触发器的边缘触发获得的。t 触发器也是边缘触发，它是通过上 一次的输出来改变当前的输出。在设计d 触发器时，应该使其在正相脉冲或负相脉冲的 边缘触发。电路如图5 4 所示。目前，t 触发器都是负相边缘触发的，它是由一个主从 j i ( 触发器和一个主从d 触发器组成。t 触发器的设计是通过d 触发器的设计完成的【2 9 11 3 们。 如图5 5 所示，将d 触发器q 输出端接回到d 触发器的输入端，这样就构成了一个t 触发器。要想用j k 触发器来构造t 触发器，那么在设计j k 触发器的输入端j 和k 时， 不得不占用更大的面积( 与d 触发器比较) 。t 触发器的输入信号被二分频后输出，输 入信号的下降沿到来时，输出信号开始由上一个状态开始改变从而得到二分频。 二阶a a d c 中抽取滤波器的设计 c l o c k 图5 4 时钟分频电路 f i g 5 4c l o c kd i v i d e rc i r c u i t 图5 5d 触发器转换成t 触发器 f i g 5 5t h ec o n v e r s i o nf r o md f l i pf l o pt ot - f l i pf l o p