（微电子学与固体电子学专业论文）基于多扫描链的bist设计.pdf

上海大学硕士学位论文基于多扣描链的b i s t 设计 摘要 随着深亚微米工艺的出现，片上系统( s o cs y s t e mo i lc h i p ) 和甚大规模 集成电路成为现实，更多的集成意味着芯片中可能存在更多的故障。另外，越来 越短的产品寿命周期，上市时间与量产时间所造成的压力使得在产品整个设计中 加入可测性设计( d f td e s i g nf o r t e s t ) 成为必需。目前常用的d f t 技术是扫描 技术，用a t p g ( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ) 产生测试矢量，借助自动测 试仪( a t ea u t o m a t e dt e s te q u i p m e n t ) 对流片后的芯片进行测试。但是随着芯 片复杂度的提高，测试矢量变得很庞大，加上芯片工作频率的提高，对a t e 性能 的要求越来越高，花在a t e 上的测试开销将会巨大。另外，基于i p ( i n t e l l e c t u a l p r o p e r t y ) 核的s o c 已受到普遍地关注，为了i p 核的保密性及其测试的方便性等 等，逻辑内建自测试( l o g i cb i s tl o g i cb u i l t i ns e l f t e s t ) 将是d f t 的一个发展 方向。 目- f i , 百l o g i cb i s t 主要是将扫描链和内建测试结合在一起，即基于s t u m p s ( s e l f - t e s t i n gu s i n gm i s ra n dp a r a l l e ls r s g ) 的多扫描链b i s t 结构。为了测试 被测电路“端口处的链外逻辑 ，在多扫描链b i s t 设计时还引入了边界扫描测试。 因此目前多扫描链b i s t 结构设计和测试较复杂，降低这种l o g i cb i s t 结构设计和 测试的复杂度变得越来越重要。 首先，本文分析了d f t 技术中的扫描技术、内建自测试技术以及目前常用 的基于s t u m p s 的扫描b i s t 结构。为了测试被测电路“端口处的链外逻辑”， 常用的方法是引入边界扫描测试，进行第二次测试，但这无疑增加了设计和测试 的复杂性。另外，这种l o g i cb i s t 结构的伪随机生成器是基于l f s r ( l i n e a r f e e d b a c ks h i f t e rr e g i s t e r ) 的，由于伪随机序列间的相关性增加了设计的复杂度。 其次，本文为了解决上述缺陷，对这种l o g i cb i s t 结构以及伪随机产生器进行 了优化，提出了优化后的扫描b i s t 系统。再次，本文给出了优化后扫描b i s t 系统的方案实施；其中包括代码的编写、逻辑综合、扫描设计、故障仿真等。最 后，本文采用了基准电路i s c a s 8 9 作为试验对象，运用常用的e d a 软件，进 行多次试验，得到试验结果，并且与一些常用的方法进行比较。优化后的扫描 b i s t 系统在不影响整个电路功能以及保持较高故障覆盖率的基础上，降低了可 v 上海人学硕士学位论文基于多扫描链的b i s t 设计 测性设计和测试的复杂度，提高了在l o g i cb i s t 设计中的实用性。 关键词：可测性设计、扫描设计、逻辑内建自测试、扫描内建自测试、故障仿真 上海人学硕士学位论文 基于多扣描链的b i s t 设计 a b s t r a ct w i t ht h ee m e r g i n gd e e ps u b m i c r o nt e c h n o l o g y , t h er e d u c t i o no ff e a t u r es i z eh a s t u r n e ds y s t e mo nc h i p ( s o c ) a n du l s ii n t or e a l i t y h o w e v e r , a sm o r et r a n s i s t o r sa r e i n t e g r a t e di n t oac h i p ，c i r c u i tf a u l t sa r em o r el i k e l yt oh a p p e n o nt h eo t h e rh a n d ， s h o r tp r o d u c tl i f ec y c l e ，t i m et om a r k e ta n dp r o d u c t i o nc y c l eh a v em a d ed e s i g nf o r t e s t ( d f t ) an e c e s s i t y c o n v e n t i o n a ld f tt e c h n i q u e sm a k eu s eo fa u t o m a t i ct e s t p a t t e r ng e n e r a t i o n ( a t p g ) t og e n e r a t et e s tp a t t e r n sa n da u t o m a t e dt e s te q u i p m e n t ( a t e ) t ot e s tt h ec h i pa f t e rt a p e o u t w i t ht h ei n c r e a s i n gc o m p l e x i t ya n do p e r a t i o n f i e q u e n c yo ft h ec h i p ，t e s tp a t t e r n sa n dt e s tc o s th a v eb e c o m ea l a r m i n g l yh u g e s i n c e s o ch a sb e e ng r a d u a l l yt u r n i n gi n t or e a l i t y , s e c u r i t ya n dt e s tc o n v e n i e n c ef o rt h e i n t e l l e c t u a lp r o p e r t y ( i p ) c o r ei ns o ca r en e e d s ol o g i cb u i l t - i ns e l ft e s t ( l o g i c b i s t ) w h i c h i so n ef u t u r ed i r e c t i o no fd f ti sd e m a n d e d c u r r e n t l y , l o g i cb i s t , l a r g e l yac o m b i n a t i o no fs c a nc h a i na n db u i l t i ns e l ft e s t ， i sb a s e do ns e l f - t e s t i n gu s i n gm i s ra n dp a r a l l e ls r s g ( s t u m p s ) i no r d e rt ot e s t e x t e r n a ll o g i co fp o r t ，b o u n d a r ys c a nt e s ti si n t r o d u c e d s ot h ed e s i g na n dt e s to ft h i s l o g i cb i s ti sc o m p l e x t h e r e f o r e ，t h eo p t i m i z a t i o no ft h el o g i cb i s tw i l lp l a ya m o r ei m p o r t a n tr o l e t h i sp a p e rb e g i n sw i t ht h ef u n d a m e n t a lo fd f t , a n a l y z e ss c a nc h a i na n db i s t t e c h n i q u e sa n dd e s c r i b e ss t u m p s - b a s e ds c a nb i s t t h e n ，b o u n d a r ys c a nt e s t i s i n t r o d u c e df o re x t e r n a ll o g i co fp o r ti ns t u m p s b a s e ds c a nb i s ta sas e c o n dt i m e t e s t ，w h i c hc o m p l i c a t e s d e s i g na n dt e s t a st h ep s e u d o - r a n d o mt e s tg e n e r a t o ri s e s s e n t i a l l yc o m p o s e do fl f s r ，c o m p l e x i t yo fd f t i si n d u c e db yd e p e n d e n c y t o s o l v et h e s ep r o b l e m s ，t h eo p t i m i z a t i o no fs t u m p s - b a s e ds c a nb i s ta n dt h e p s e u d o - r a n d o mt e s tg e n e r a t o ri sp r o p o s e d b a s e do nt h es y s t e mo p t i m i z a t i o n ，c o d i n g l o g i cs y n t h e s i s ，s c a nd e s i g na n df a u l ts i m u l a t i o na r ec o n d u c t e di ns e q u e n c e f i n a l l y , t h er e s u l t sa r eo b t a i n e db ym a k i n gt e s te x p e r i m e n t so ni s c a s 8 9 c o m p a r e dw i t h o t h e rm e t h o d s ，o u rs c h e m er e d u c e st h ec o m p l e x i t yo fd f tw h i l er e m a i n i n gh i g l lf a u l t c o v e r a g ea n dc i r c u i t sf u n c t i o n s oo u r sw e l lv e r i f i e da n do p t i m i z e ds c h e m es h o w s v i i 上海大学硕上学位论文基于多扫描链的b i s t 设计 p r a c t i c a la p p l i c a t i o ni nl o g i cb i s td e s i g n k e y w o r d s ：d f t , s c a nc h a i n ，l o g i cb i s t , s c a n - b i s t , f a u l ts i m u l a t i o n v i l i 基于多扫描链的b i s t 设计 原创性声明 本人声明：所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外，论文中不包含其他人已发表 或撰写过的研究成果。参与同一工作的其他同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示了谢意。 签名：拄退垡 日期：色! ! 堡兰：! ! 本论文使用授权说明 本人完全了解上海大学有关保留、使用学位论文的规定，即：学 校有权保留论文及送交论文复印件，允许论文被查阅和借阅；学校可 以公布论文的全部或部分内容。 ( 保密的论文在解密后应遵守此规定) 签名： i i 上海人学硕上学位论文基于多扫描链的b i s t 设计 第一章引言 1 1 课题的研究目的和意义 在集成电路的实现过程中，测试是一个必不可少的环节。集成电路的规模越 大，测试越复杂，测试的费用占整个半导体产品成本的比例越大。在得到合格的 集成电路产品之前，芯片一般要经过两次测试。首先是裸片测试，生产出来的裸 片要经过严格的测试后才能进行划片和封装；然后是产品测试，通过裸片测试和 封装的芯片还需要经过测试以确定没有故障，即在被测试电路的输入引脚施加相 应的测试激励信号，然后检测出引脚的响应，并将检测到的输出引脚的响应和期 望的响应进行比较，以判断电路是否存在故障【1 1 。 由于芯片的制造工艺要经过几十步，不同的工艺和工艺尺寸( 特征尺寸) 具 有不同类型的问题，这些问题显现为缺陷。一些普遍的硅c m o s 电路的缺吲2 】 是：栅氧短路、掺杂不充分、工艺或掩膜错误、金属线断路、金属线桥接、通孔 裸露和阻塞、电源短路或接地短路。故障是缺陷失效模式的模型，这个模型把缺 陷同电路行为关联起来。故障建模是将物理缺陷转化成一种数学结构，这种结构 可以按算法运算，并且这些故障模型可以被软件识别。在现在超大规模集成电路 和基于内核的数字电路中，常用的被广泛支持的故障模型有以下几种：单固定故 障模型、延时故障模型、基于电流的故障模型。其中，在数字电路中单固定故障 模型是一种经典的模型，同时也是一种被广泛应用的模型。单固定故障模型假设 要求在任何分析、评估或诊断中，同一时刻只能存在一个故障。使用这个假设简 化了评估的复杂度【2 】。 在过去，测试是一个“割裂的”过程，在设计团队完成设计后，才将它抛给 测试或验证专家组成的专业团队。测试过程几乎都是翻译功能模拟验证的测试矢 量，并且将其重用在目标测试仪上，有时还要人工构建新的验证测试矢量来获得 更高的覆盖率，故障覆盖率( f cf a u l tc o v e r a g e ) 表示测试矢量集对于故障的 覆盖程度。为了达到高质量的故障覆盖率，用于准备一组测试矢量的“后设计 时间通常以月甚至年来计算【2 1 。随着微电子学和集成电路的迅速发展，数字计算 机和数字控制系统越来越复杂，因此对系统的测试开销( 包括测试费用和测试时 间) 急剧增加。过去由测试人员根据已经设计或研制完成的电路和芯片来制定测 上海大学硕士学位论文基于多手 描链的b i s t 设计 试方案，这一传统做法已经不适应实际生产的要求。这就需要功能设计人员在设 计电路和芯片的同时，应该考虑到测试的要求【3 】，即衡量一个电路和芯片的标准 不仅有实现功能的优劣、性能的好坏以及电路的复杂度，而且还要看所设计电路 和芯片是否可测，是否方便测试，这就是所谓的可测性设计。可测试性设计技术 对于保证a s i c ( a p p l i c a t i o ns p e c i f i ci n t e r g r a t e dc i r c u i t s ) 产品质量，降低测试成 本，缩短产品上市时间，都具有十分重要的意义。 所谓的可测性设计是指设计人员在设计系统电路的同时，考虑到测试的要 求，通过增加一定的硬件开销，获得最大可测性的设计过程。简单来说，可测性 设计是指为了达到故障检测目的所做的辅助性设计，这种设计是基于故障模型的 结构测试服务，用来检测生产故障。人们通常会问，为什么要在原有的电路中加 入额外的测试结构? d f t 的经济性涉及到包括设计、测试、制造、市场销售等 各方面，表1 1 列出了可测性设计的一些优势和不足【4 1 。 表1 1d f t 的优势和不足 优势不足 可以利用e d a 工具进行测试矢量的生成增大了芯片的面积、提高了出错概率 便于故障的诊断和调试增加了设计的复杂度 可以提高芯片的成品率并衡量其品质需要外部引脚，增加了硅片的面积 减少测试成本影响了芯片的功耗、速度和其他性能 来自工业界的许多实例证明，加入额外的测试结构确实有助于芯片成品率的 提高，从而大幅降低了芯片的制造成本。 目前，主要的d f t 技术包括扫描测试( s c a n ) 、边界扫描测试( b o u n d a r ys c a n ) 、 存储器内建测试( m e m o r yb i s t ) 和逻辑内建测试( l o g i cb i s t ) 。当前大多数 的a s i c 使用基于扫描的d f t 技术。对于规模越来越大的芯片来说，扫描测试 的策略面临着巨大的挑战。使用a t p g 工具产生的测试矢量需要几g 的存储空 间，由于高频率、高存储能力的a t e 设备代价高昂；另外，基于i p 核的s o c 已受到普遍地关注，为了口核的保密性以及其测试的方便性等等，越来越多的 d f t 采用l o g i cb i s t 技术。它的最大优点就是在测试时省去了a t e ，l o g i cb i s t 是芯片可测性设计的一个发展方向【4 】【3 引。在l o g i cb i s t 的电路设计中，为了减 少测试时间，多条扫描链的b i s t 结构被引入。但是目前多扫描链b i s t 结构设 2 上海大学硕士学位论文基于多扣描链的b i s t 设计 计和测试较复杂，因此对多条扫描链b i s t 的研究是d f t 研究中的一个热点。 1 2 多扫描链b i s t 的概述 随着现代信息社会进步，电子产品生命周期越来越短，特别是电子工业技术 的不断发展，集成电路的工艺尺寸不断减小，基于深亚微米的超大规模片上系统 ( s o c ) 芯片需求日益扩大【6 】。首先，由于更多的集成造成芯片中可能存在更多 的故障，为了检测这些故障，若利用传统的s c a n 方法测试，测试矢量变得很庞 大，加上芯片工作频率的提高，对a t e 性能的要求越来越高，因此花在a t e 上 的测试开销将会巨大。其次，基于库资源的i p 复用设计方式将成为i c 设计的一 个主流方向，在p 核的设计流程中，经常发生的事情是，前端设计人员与测试 人员的交流甚少，前端设计人员对功能很清楚，但是并不是很了解测试的领域， 造成测试的困难。再次，工业界中高级测试工程师比较短缺，测试的地位却变得 越来越重要。所以为了简化测试方法、提高测试效率，必须要有新的测试技术， 因此l o g i cb i s t 方法便应运而生。l o g i cb i s t 的电路结构有很多种，其中将扫 描链和b i s t 结合在一起的扫描b i s t 结构最为常见。 对于扫描链测试来说，测试时间依赖于测试向量数目和测试时钟循环数，测 试时钟主要是用来将测试向量移入到触发器中，并将测试结果移出至输出端口。 如果待测电路中所有的触发器形成一条扫描链，测试时间就会变得很长。这个问 题可以通过下面的方法解决：使用多扫描链的结构；这样测试时间将会大大的降 低。因此基于多扫描链的b i s t 结构是目前主流的l o g i cb i s t 方法。 输入端口 图1 - 1 常用的s t u m p s 结构 上海大学硕士学位论文基于多扫描链的b i s t 设计 在基于多扫描的b i s t 设计中，被测电路包含多条扫描链，需要并行测试向 量生成器( p r p gp a r a l l e lr a n d o m p a t t e r ng e n e r a t o r ) 和多输入特征寄存器( m i s r m u l t i p l e i n p u ts i g n a t u r er e g i s t e r ) 。测试向量生成器是一种时序逻辑电路，能够自 动地按照设计的要求产生预期的激励向量。图1 1 说明了这种s t u m p s ( s e l f - t e s t i n gu s i n gm i s ra n dp a r a l l e ls r s g ) 结构，它是基于伪随机向量生成器 的。 可构造伪随机向量生成器有多种方法，如线性反馈移位寄存器( l f s r l i n e a rf e e d b a c ks h i r e rr e g i s t e r ) 和细胞自动机( c ac e l l u l a ra u t o m a t o n ) ，由于 l f s r 结构简单且易于实现，因此它是最广泛使用的一种伪随机向量生成器。如 果向量生成器p r p g 是由l f s r 构造的，自然会想到利用l f s r 的输出状态中的 某几位，将它们直接输出到扫描链中【5 1 。首先，在这种情况下，由于l f s r 的移 位时钟和扫描链的移位时钟是相同的，所以如果相邻的扫描链连接的是l f s r 的 临近状态，相同的数值就会出现在临近的扫描链中，这些数值之间只差一个相位， 由所有扫描链中的数值所构成的伪随机矩阵就具有结构相关性。由理论和实践证 明可知，这种具有结构相关性的测试矢量极大地降低了被测电路的故障覆盖率。 为了有效的降低结构相关性，通常在l f s r 后加上移相器，但是这无疑增加了可 测性设计的复杂性。其次，基于l f s r 的p r p g 通常还具有线性相关性，同样也 降低被测电路的最终故障覆盖率。最后，在基于s t u m p s 的扫描b i s t 结构中， 通常它只是关心被测电路的时序模块以及时序模块之间组合逻辑的故障，直接与 输入输出端口有关的组合逻辑( 见图1 1 所示的“链外逻辑”) 不能通过内部扫 描链测试到。因为这部分“端口处的链外逻辑”要么不能通过扫描链给它加测试 激励，要么不能通过扫描链扫出其响应结果。在全扫描设计中，一般通过扫描链 扫入测试激励后，在原始输入( p ip r i m a r yi n p u t ) 口也得加相应的测试激励， 测试的结果一部分通过扫描链扫出，另一部分通过原始输出( p op d m a r y o u t p u t ) 1 3 观察。但是对于图1 1 所示的s t u m p s 结构，这种功能显然不能满足， 因此这部分“端口处的链外逻辑 是不能测试。要想提高被测电路的故障覆盖率， 这部分“端口处的链外逻辑 测试必须加以考虑，目前常用的方法通过a t e 或 者附加边界扫描寄存器r 7 1 。当电路内建测试完毕后，还得针对“端口处的链外逻 辑进行第二次测试，这给整个电路的设计和测试带来了一定的复杂性。由上述 4 上海大学硕七学位论文基于多扫描链的b i s t 设计 分析可知研究多扫描链的b i s t 具有很大的意义，本文就是解决这些缺陷对多扫 描链的b i s t 结构进行优化。 1 3 本文的主要研究内容 首先，在基于s t u m p s 的扫描b i s t 结构中，为了在内建测试的同时测试其 中的“端口处的链外逻辑”，对被测电路的p i 口以及p o 口增加一些扫描单元。 这样在扫描b i s t 中，这些扫描单元同样构成了扫描链，根据扫描链的测试原理， 整个电路都可以被测试到。因此这种扫描b i s t 结构既降低了设计的复杂性，又 节省了进行第二次测试的时间。其次，针对基于l f s r 的p r p g 存在的结构相关 性和线性相关性，结合前人在两维细胞自动机( 2 d c a t w o d i m e n s i o n a lc e l l u l a r a u t o m a t a ) 上的研究成果【8 1 ，将两维细胞自动机应用到伪随机向量产生器上，有 效的消除了结构相关性，省去了移相器的设计。同时对基于2 d c a 的p r p g 结 构设计上，采用文酬2 8 1 所提供的参考方法，有效地降低了s t u m p s 结构中的线 性相关性。以上几点对基于s t u m p s 的扫描b i s t 结构的优化，也就是本文的创 新点。 总的来说，本文对基于s t u m p s 的扫描b i s t 结构的优化，主要侧重于被测 电路输入输出端口和p r p g 的优化。其主要目的就是在不影响整个电路功能以及 保持较高故障覆盖率的基础上，尽可能减少优化前扫描b i s t 系统所带来的设计 和测试的复杂性。 1 4 本文结构及内容安排 为了清楚地阐述基于多扫描链b i s t 设计以及整个系统的优化方案，本文的 内容安排如下： 第一章：引言。阐述课题研究的来源、目的、意义以及国内外研究的现状， 针对本文的主要研究内容进行概述。 第二章：扫描b i s t 的理论基础。介绍可测性设计中扫描链和内建测试的原 理。主要分析b i s t 的结构和种类，重点分析基于s t u m p s 的扫描b i s t 结构存 在的缺陷，点明系统优化方案。 第三章：基于s t u m p s 扫描b i s t 结构的优化。系统分析对基于s t u m p s 5 上海大学硕上学位论文 基于多扫描链的b i s t 设计 的扫描b i s t 结构的优化方案，详细介绍被测电路p i 口和p o 口扫描单元以及二 维细胞自动机，并且分析了优化后扫描b i s t 的系统及其工作原理。 第四章：优化后扫描b i s t 系统的实现。详细阐述优化后系统的实施步骤， 重点分析顶层模块和二维细胞自动机的设计。 第五章：实验以及数据分析。阐述试验对象和试验结果，并且与前人的结果 进行比较。指出采用优化后的扫描b i s t 系统在不影响整个电路功能以及保持较 高故障覆盖率的基础上，减少了扫描b i s t 设计和测试的复杂性，提高了在l o g i c b i s t 设计中的实用性。 第六章：总结与展望。总结全文，并且对未来的扫描b i s t 研究提出展望。 6 上海大学硕士学位论文 基于多手 描链的b i s t 设计 第二章扫描b i s t 的理论基础 为了缩短芯片的上市时间，越来越多的设计者使用嵌入式核的设计方法来设 计系统芯片。一方面，复杂的s o c 带来更多的故障，利用传统的扫描测试，将 会带来巨大的a t e 测试开销。另一方面这些i p 核可能来自不同的开发商，为了 i p 核测试的方便性以及保密性，l o g i cb i s t 将在未来可测性设计中得到广泛的 应用。然而l o g i cb i s t 有着多种不同的结构，因此本章除了分析这些不同结构 的l o g i cb i s t 外，主要阐述扫描链、b i s t 以及如何扫描链和b i s t 结合在一起 构成扫描b i s t ，重点分析目前扫描b i s t 存在的缺陷。 2 1 扫描测试 一般来说，测试分功能测试和结构测试。功能( 行为) 测试用来验证模型或 逻辑是否象预期的( 规范行为) 那样工作，这也可以称为“设计验证测试。结 构测试用来验证芯片的拓扑结构【2 】。如果要知道封装好的芯片是不是在结构上符 合设计的意图只能求助于后者，其能够检测的故障包括线路的断路和短路、线路 和器件的延时。目前为止，扫描测试被认为是最理想的结构故障测试结构，它不 仅可以重复利用，也有助于测试矢量的生成。目前，多家e d a 公司都有成熟的 软件来做扫描测试，它是一种被广泛应用的可测性设计结构。 2 1 1 故障模型的可测性 在详细论述扫描测试之前，先看看一些故障模型的可测性问题 4 】。 输入测试矢量r = l l g l 正确响应 a b o o ol lo ll 错误状态 z y f l l l l 图2 - 1固定故障的检测举例 针对图2 1 与非门电路g l ，如何检测出输入端口a 的s a 0 故障? 如果要检 测该故障，必须要对端口a 输入相反的逻辑值，即逻辑1 。为了在输出端口表现 出来，通过图2 1 中的逻辑真值表分析，比较正确响应和错误响应，只有当b 为 7 上海大学硕士学位论文 基于多扫描链的b i s t 设计 l 时，两者才不相同，这样故障才能被表现出来。综合上述分析为了检测该故障 需要输入的测试矢量是a = 1 ，b = 1 ，即1 1 。 2 1 2 可控性和可观性 可控性( c o n t r o l l a b i l i t y ) 和可观性( o b s e r v a b i l i t y ) 分析一直是可测性设计 中的重点，它是另外一种用来评估演练、传播以及检测故障模型效应难度的分析 方法。简单来说，所谓可控性就是将信号设置成0 1 的难度，所谓可观性就是指 观察这个信号所产生故障的难度4 1 。关于可控性和可观性可以从下面的示例中得 到很好的解释。 b = 0 c = o 1 3 = 1 e = l 图2 - 2 。司控性和。司观性的举例 假设g 3 输入端口a 有固定故障s a l ，为了检测该故障，必须将a 置位为 相反的逻辑值，即0 。为了控制a = 0 ，必须使b = c = 0 。这样a 可以通过p i 口控制，激活其故障，所以a 满足可控制性。为了能在电路的p o 观察到故障响 应，必须形成a 到其中一个p o 口的故障传播路径。为了达到这样的要求，必须 使得g 3 的输出端口a ，= 1 ，因此d = 1 ，e = l ，该故障为可观测的。因此a 固 定故障s a l 即具有可控性又具有可观性。只有满足可控性和可观性的故障才能 被检测出来。 2 1 3 扫描测试的结构 扫描技术是指通过将电路中任一节点的状态移进或移出来进行测试定位的 手段，其特点是测试数据的串行化。通过将系统内的寄存器等时序元件重新设计， 使其具有可扫描性，测试数据从芯片端口经移位寄存器等组成的数据通路串行移 动，并在数据输出端对数据进行分析，以此来提高电路内部节点的可控制性和可 观察性，达到测试芯片内部节点的目的。在芯片测试和实现环节，采用这种测试 方法的最终目标是能保证在最终的设计中提供一种“硬件抓手，从而使得测试 上海人学硕士学位论文基于多扫描链的b i s t 设计 仪能运用一些测试矢量获得高质量的测量。 扫描技术分为内部扫描测试( 包括：全扫描技术和部分扫描技术) 以及边界 扫描技术。扫描测试是目前数字集成电路设计中最常用的可测性设计技术，这里 主要关心的扫描测试是内部扫描测试不同于边界扫描测试。 扫描测试结构的基本单元就是扫描触发器，目前广泛使用的就是带多路选择 器的d 型触发器和带扫描端的锁存器。 d q c l k 图2 3d 型触发器和带多路选择器的d 型扫描触发器 带多路选择器的d 型扫描触发器的基本结构【4 1 如图2 3 所示。其中，s c a ni n 为扫描输入，s c a no u t 和数据输出端复用，s c a ne n a b l e 控制电路在正常模式和扫 描模式间切换。扫描触发器一共有两个工作模式，分别为： ( 1 ) 正常工作模式：s c a ne n a b l e 为0 ，此时数据从d 端输入，从q 端输出。 ( 2 ) 扫描移位模式：s c a ne n a b l e 为1 ，此时数据从s c a l ai n 输入，从s c a no u t 端输出。 另外，值得注意的是，采用这样的扫描单元结构显然会增大芯片的面积。 图2 _ 4 带扫描端的锁存器 除了扫描触发器外，还有一种扫描方式为电平敏感扫描设计，其中利用的扫 描单元就是带扫描端的锁存器【4 1 ，如图2 4 所示，这类扫描单元主要应用于基于 锁存器的设计中。带多路选择器的d 型触发器和带扫描端的锁存器主要应用在 不同类型的电路中，在这里主要分析带多路选择器的d 型触发器扫描单元。 将这些带多路选择器的d 型触发器扫描单元按照扫描移位模式连接起来， 形成了扫描测试的基本结构。扫描方式分为全扫描和部分扫描。 9 上海人学硕士学位论文 基于多扫描链的b i s t 设计 全扫描技术就是将电路中所有的触发器用扫描触发器替代，使得所有的触发 器在测试的时候链接成移位寄存器链，称为扫描链。这样电路在测试时就可以分 成纯组合逻辑的测试和移位寄存器链的测试。电路中所有的状态可以通过原始输 入输出端及扫描链得到控制和观察。全扫描技术可以显著的减少测试生成的复杂 度和测试费用，但这是以牺牲芯片面积和降低系统速度为代价的。加扫描链前和 全扫描后的电蹭9 】如图2 5 所示。 加扫描链前的电路 扫描输入端 图2 5 全扫描设计 全扫描设计后的电路 输出端 图2 - 6 部分扫描设计 部分扫描的方法是只选择一部分触发器构成扫描链，降低了扫描设计的芯片 1 0 上海大学硕：t ：学位论文基于多扫描链的b i s t 设计 面积开销，减少了测试时间。其关键技术在于如何选择触发器。对部分扫描技术 的研究主要在于如何减少芯片面积、降低对电路性能的影响、提高电路的故障覆 盖率、减d , n 试矢量生成的复杂度等方面。加扫描链前和部分扫描后的电路【9 】如 图2 - 6 所示。 2 1 4 扫描测试的工作原理 不管是全扫描设计还是部分扫描设计，其扫描测试的原理都是相同的，如图 2 7 所示。 移位模式捕获模式移位模式 时钟几r 厂 几 n n 几几几 s 叫l 印i t o l g ii 图2 7 扫描测试的原理 如图2 7 所示，扫描测试的步骤如下【4 】： ( 1 ) 将s c a ne n a b l e 置位l ，扫描触发器工作在移位模式；将测试矢量通过 s c a ni n 端口输入，通过扫描链传至每个触发器。 ( 2 ) 在移位的最后一个时钟周期，s c a ne n a b l e 为l ，向p i 口输入并行测试 矢量。 ( 3 ) 输入一个或多个采样时钟周期，将故障响应采集到扫描触发器。此时， $ c a i le n a b l e 为0 ，扫描触发器工作在正常模式。 ( 4 ) 将故障响应通过扫描链送至p o 口。此时，s c a ne n a b l e 为1 ，扫描触 发器工作在移位模式。 ( 5 ) 在故障响应输出的同时，新的测试矢量同时输入至各个触发器。 另外，边界扫描技术是各i c 制造商支持和遵守的一种扫描技术标准，起先 主要用于对印刷电路板的测试，它提供一个标准的测试接口简化了印刷电路板的 焊接质量测试。它是在i c 的输入输出端口处放置边界扫描单元，并把这些扫描 单元依次连成扫描链，然后运用扫描测试原理观察并控制芯片边界的信号。边界 扫描技术也可用于对系统芯片进行故障检测，但是由于这种测试观测方法要将所 有的并行输入输出数据串行化，测试时间相当长，因此这种方法目前一般用于 对板级系统的互连测试及电路板之间的互连测试。 上海大学硕十学位论文摹于多扫描链的b i s t 设计 2 2内建自测试 正如前面所分析的，现代芯片的规模增长迅速，同时芯片的密度增高，频率 攀升，造成了测试的困难。在测试领域中全速测试一向是比较困难的。更何况是 一块复杂的s o c 芯片，规模如此巨大的芯片即使是采用扫描链方式进行测试， 由于很长的扫描链并且扫描链的数目很多，因此需要很长的单芯片测试时间，另 外高级测试仪的价格急速攀升，即使是租用，也是很昂贵的。还有，由于m 复 用，经常发生前端设计人员和后端的测试人员交流甚少。因此内建自测试的方法 应运而生。 目前虽然基于扫描和a t p g 的方式进行测试还是比较主流的方法，但是它已 经逐渐地不能适应大规模芯片领域了。下面列表分析了以往的s c a n a t p g 方法 和b i s t 方法的区别【1 0 1 。 表2 1s c a n a t p g 方法和b i s t 方法的比较 b i s ts c a n 膳汀p g 芯片自测试支持不支持 板级、系统级自测试支持不支持 延迟故障测试 支持困难、必须使用高速a t e 支持、芯片能够运行在需要的 全速测试困难、必须使用高速的a t e 速度上 随着芯片规模增长，向量数据 极少、外部向量甚至可以到 外部测试向量极大增长。虽然用向量压缩技 零，全部向量可以由内部产生 术可以适当压缩2 x 1 0 0 x 比较大，需要增加一些模块、比较小，主要是触发器的增大 芯片面积影响 控制端、连线和扫描链的连线 需要对已有的设计做一定程 设计流程的影响对设计的改动比较小 度的改动 比较b i s t 和传统s c a n a t p g 方法，在现代大规模芯片的测试领域，b i s t 方法占有绝对的优势。 b i s t 主要完成测试序列生成和输出响应分析两个任务。通过分析被测电路 1 2 上海大学硕士学位论文 基于多手1 描链的b i s t 设计 的响应输出，判断被测电路是否存在故障。因此，对数字电路进行b i s t 测试， 需要增加三个硬件部分：测试序列生成器( p a t t e r ng e n e r a t o r ) 、输出响应分析器 ( r e s p o n s ea n a l y z e r ) 、测试控$ 1 j ( t e s tc o n t r o l l e r ) 。b i s t 的一般结构n 0 1 如图2 8 所 示。 图2 - 8b i s t 的一股结构 在测试序列生成器中，有确定性生成、穷举测试生成、伪穷举测试生成、伪 随机测试生成等几种方法。 ( 1 ) 确定性测试是一种针对特定的电路故障进行测试的方法。它利用a t p g 生成测试矢量集合，虽然可以得到很高的故障覆盖率，但面积开销大，仅在测试 码个数较少的时候采用。 ( 2 ) 穷举测试生成是一种生成所有输入组合的测试矢量的方法。若测一个 带有1 1 个输入端的组合逻辑电路，它必须产生2 n 个测试矢量。二进制计数器可 以用来产生这些测试矢量。从这种测试方式很明显发现到，随着芯片管脚的增多， 向量空间将会极其巨大，这将是对a t e 的一大考验，另外测试时间也非常漫长。 虽然这种方法所得的故障覆盖率很高，但是由于存在上述的缺点，很少有场合会 用到。 ( 3 ) 伪穷举测试是把电路分成不同的块，每块电路都做到详尽测试。伪穷 举法具有很高的故障覆盖率，但伪穷举法对电路进行划分比较困难，有相当的局 限性。由于加入了附加硬件，可能对电路性能产生负面效应。 ( 4 ) 伪随机测试是一种广泛使用的测试方法，该方法可以对被测试电路产 生大量的测试代码，而且硬件电路开销较小，同时具有较高的故障覆盖率。l f s r 就是这样一种测试代码生成电路。 上海大学硕士学位论文基于多扫描链的b i s t 设计 实现输出响应分析的方法有r o m 比较逻辑法、多输入特征寄存器法、跳变 计数器法等。r o m 比较逻辑法是将正确的响应存储在芯片内的r o m 中，在测 试的时候，将其与测试响应进行比较，但这种方法会因为占用太多的芯片面积而 毫无实用价值。多输入特征寄存器方法是将被测试电路中各节点的响应序列进行 处理，得到与测试响应序列等长的特征值( s i g n a t u r e ) 然后与无故障电路节点的 响应序列特征值进行比较。如果两者相同，则说明电路正常，否则表明被测试电 路有故障存在。因此需要存储和比较响应特征值。跳变计数器法是通过比较输出 响应的跳变总数，来判断被测试电路是否正常工作，因此需要存储和比较跳变次 数，从而使得所需要的存储空间与测试时间都得到大幅度的降低。但是后面两种 方法是以牺牲故障覆盖率为代价的。 目前集成电路的种类多种多样，相应的内建测试方法也有好多种。根据被测 试对象的不同，b i s t 可分为：针对存储器的m e m o r yb i s t 、针对通用数字逻辑 电路的l o g i cb i s t 、针对模拟电路的b i s t t l l 】。存储器内建测试比较成熟，应用 也相当的广泛。l o g i cb i s t 技术具有很多的优点，但还不是很完善。 首先简单介绍一下m e m o r yb i s t 4 2 1 。 存储器的故障模型和数字逻辑中的故障模型有着显著的不同，虽然固定、桥 接及晶体管固定开短路故障模型对于数字逻辑有很好的模拟，但是用这些故障 模型来确定存储器功能的正确性却是不充分的。除单元固定和桥接故障外，存储 器故障还包括别的模型。具体来说，存储器的故障分以下几种【4 】：单元固定故障 ( s a fs t u c k a tf a u l t ) 、状态跳变故障( t ft r a n s i t i o nd e l a yf a u l t ) 、单元耦合 故障( c f c o u p l i n gf a u l t ) 、临近图形敏感故障( n p s fn e i g h b o r h o o dp a t t e r n s e n s i t i v ef a u l t s ) 、地址译码故障( a d fa d d r e s sd e c o d ef a u l t ) 、数据保留故障 ( d fd a t ar e t e n t i o nf a u l t ) 。为了测试存储器的各种故障，人们发明了多种测 试算法，一般都被称为m a r c h 算法。通过对存储器不断的读写操作，来检测不 同的存储器故障。不同的m a r c h 算法能够覆盖不同的故障模型，故障覆盖率的 提高是以牺牲算法的复杂度和测试时间为代价的，而且并不是故障覆盖率高的算 法对实际故障就真的很有效。所以在进行可测性设计的时候，需要根据实际情况 来确定测试算法，表2 2 列出了一些测试算法的故障覆盖犁4 1 。 1 4 上海大学硕士学位论文基于多扫描链的b i s t 设计 表2 2不同m a r c h 算法的故障覆盖率 式 a d fs a f t fc f mc f s tc f i nd f 算法 m 协l t s5 0 1 0 0 m 忪t s +1 0 0 1 0 0 5 0 m 慷t s + + 1 0 0 1 0 0 5 0 m a r c h x1 0 0 1 0 0 1 0 0 m a r c h y1 0 0 1 0 0 1 0 0 5 0 m a r c h c 1 0 0 1 0 0 1 0 0 5 0 5 0 m a r c h c1 0 0 1 0 0