（微电子学与固体电子学专业论文）接触非接触cpu卡的研制.pdf

! ! 旦塑韭堡丝竺旦塑塑塑一 专扎： 前言 随着人类进入信息时代，各种证件和卡片如身份证、执照、信用卡等有着十分广 泛的用途，并与人们的生活密切相关。而科技的进步，使人们“一卡多能”的愿 望有了实现的可能。i c 卡，即将一个含非挥发存储器的集成电路芯片嵌在卡片 中，以实现数据存储和数据处理的功能。相对磁卡而言，i c 卡有着保密性能高、 具体的讲，由于现代集成电路制造技术使得芯片集成度不断提高，电路的复杂程 度、运算速度以及所含的存储器容量也有了大幅的提升，使得一快小小的集成电 路芯片上可以同时集成一个c p u 、一个高速的加密模块、大容量非挥发存储器， 以及必要的射频接口、调制解调电路。由上述模块组成的i c 卡， r 首先，含有高级的加密系统，在与读卡机通讯时均采用已加密的信息， 外人很难破解，保证了信息的有序、可靠和机密，防止了卡片被非法复 制，这在金融领域中有着得天独厚的优势； t 其次，i c 卡中的大容量非挥发存储器能够记录持卡人所有信息，这使读 卡机在非联网状态下就可以与i c 卡进行操作，这就大大拓宽了i c 卡的 应用领域，如电子钱包、公交卡、身份证等应用场合，读卡机可能由于 种种原因无法一直联网； 一另外，射频技术的引入，通过调幅发送，实现了近距离的能量和信号的 同时传送，而i c 卡上的射频接口使其在不与读卡机接触的状态下就能接 收芯片操作所需能量，并同时解调出载波信号和调制信号，而且再通过 负载调制的方法将i c 的信息发送给读卡机，在无电源的情况下实现了与 读卡机的通讯。这种“非接触卡”以其操作简单、快捷的特点越来越受 到市场的青睐。 早在1 9 7 0 年，法国人r o r m l d m o r c n o 提出了将i c 置入卡片中，使卡片具有更多 的功能的想法，发明了世界上第一张i c 卡。但是由于当时集成电路制造技术的 限制，当时i c 卡直到8 0 年代中期才在国际上得到大力的发展，并在9 0 年代中 期，在发达国家和地区，广泛应用于各个领域中，如校园卡、预付费卡、健康保 健卡、g s m 移动通讯s i m 卡等。而i c 卡以其不可替代的优势也在9 0 年代在金 融卡应用领域中做为“货币电子化”的载体。 第2 页共2 页 竺! 型塑! ! 壁丝竺! 旦盟里型 一一 在我国，i c 卡是在9 0 年代后期，随着“金卡工程”的推动，逐渐地应用于人们 的日常生活中。做为金卡工程的重点，金融i c 卡得到了人们广泛的注视。由于 我国i c 设计和制造业的落后，我们所指的i c 卡生产只是指i c 卡的封装、制卡， 芯片全部依赖进口。由于芯片的设计是由i ! l j , b 公司控制，内部逻辑不被我所知， 这在金融领域应用的风险是可想而知的，这成为我国发展金卡工程的最大障碍。 在国内，在i c 设计行业中，只有“华大集成电路设计中心”研制出了用于金融 领域的c p u丁苯文在利用了复旦大学“集成电路和系统国 下简称“实验室”) 在g 旦型堡盐中的已有技术的基础上，嵌 家重点实验室”( 以 入e e p r o m 模块形 成c p u 卡系统，并拥有整个系统中各模块的自主知识产权。另外，出于替代在 金融i c 卡中占垄断地位的国外大公司的产品的考虑，在c p u 卡的设计中，必须 采用国际上较先进的e e p r o m 集成电路工艺制造技术，并在充分理解其工艺的 基础上，在设计( 特别是e e p r o m 模块) 中考虑工艺的情况，使得设计的产品 不仅功能正确，各项可靠性指标、制造成本也必须达到国外同类产品的水平，以 实现真正的产业化。 本文首先着重于如何设计璺旦旦童各模块，并最终在硅片上实现。其次，介绍一 下非接触卡所需的墅塑蕉旦的研究和降低芯片的整体功耗上的考虑。 f 第一步，主要是实现了c p u 与非挥发存储器( 本文中采用e e p r o m ) 的集成， 由固化在c p u 的r o m 中的软件完成各项数据处理功能，包括数据加密、解密。 这在最低程度上满足了c p u 卡的要求。此芯片已经在新加坡c h a r t e r e d 用 o 8 p mc m o s e e p r o m 工艺试制成功。在利用实验室现有成果的基础上，设计 中主要实现了， 9 r o m 在e e p r o m 工艺中的实现，及其码点的生成和工艺实现。 9r o m 和s r a m 与c p u 相互通讯问题。 9e e p r o m 的存储单元、及高压产生、读出放大等相关模块的设计，考虑 了各种与工艺相关的影响可靠性的因素，以达到金融i c 卡对产品的高可 靠性要求。 第二步，对于银行卡对数据加解密的速度要求，设计了有c p u 接口的d e s 加 密解密协处理器。该协处理器加密时间只需1 7 个时钟周期，设有密钥寄存器做 为缓存，在三重d e s 加密算法时可以节省后二次密钥载入的时间，提高了数据 处理的速度。此协处理器经x l i n x 的f p g a 验证，现已版图制作完毕，准备流 片。 第3 页共3 页 c p u 卡和非接触c p u 卡的研制 第三步，考虑c p u 卡与射频接口连用的可能性，并提出适用的射频接口结构。 第四步，结合上述c p u 卡设计的经验，提出在整个芯片设计中可能降低功耗的 办法。l ， ， 第4 页共4 页 第一章c p u 卡的设计 c p u 卡系统的构成 c p u 卡主要由c p u 核心、数据暂存s r a m 、程序r o m 、带c p u 接口的e e p r o m 存储器和一些外围电路( 如上电、掉电复位等) 组成。其实，如此结构的片上系 统不仅在i c 卡中有广泛的应用领域，如果稍做修改，它也是一个简单的单片机 开发系统。结构如图1 1 。 ! c p u 系统 一-_-_-_-一一-一一一-_-_ 图1 1c p u 卡系统的构成 由上图可知，程序r o m 是通过c p u 核心输出程序指针p c 作为r o m 的地址， 而r o m 的读出作为c p u 的指令与c p u 核心之间进行通讯，独立于地址线和数 据线之外的。而s r a m 和c p u 接口寄存器经统一编址( c p u 内部地址) ，并通 过数据线与c p u 核心通讯。这就构成了一个简单的c p u 系统。 为了保持原c p u 系统的完整性，使e e p r o m 存储器的加入并不影响整个c p u 的内部结构，e e p r o m 与c p u 系统的通讯是通过外部地址线a d d r 和外部数据 线d a t a 及一些控制信号来完成的。e e p r o m 并不与c p u 核心相连，e e p r o m 的读写是通过软件操纵接口信号来完成。这样就保证了c p u 指令集无需为 e e p r o m 的操作而增加新的指令。使整个系统简单、灵活。当然这样间接相连， 降低了c p u 对e e p r o m 的操作效率，但是由于e e p r o m 本身擦写时间很长， 并且c p u 卡的操作中，c p u 与e e p r o m 交换数据的速度无需很快，所以，这 对整个芯片的功能没有影响。这种连法，也是它与带e e p r o m 的单片机开发系 第5 页共5 页 ! ! 旦翌! ! 鳖丝竺! 旦塑堕型一 统有所不同之处。 上电掉电复位应能起到一个电源电压监测的作用。因为电源电压的波动会引挚 c p u 的工作紊乱，可能会对e e p r o m 产生误操作，所以一旦电源电压低下来时， 一定要将c p u 复位。 整个系统的验证和软件的开发首先通过f p g a 和其他商用芯片在p c b 板上组成 的硬件系统来完成。然后在硅片上最终实现。 c p u 核心及其接口的设计 此c p u 核心及接口是一个8 位r i s c 机，用v h d l 编写、综合而成的，是实验 室的已有成果。其指令与p i c l 6 c 6 4 相兼容，但是去掉了一些c p u 卡应用中不 需要的定时器、串行通讯等功能和相应指令。其大致结构示意如下，图1 2 【2 】： s r a m 地址总线s i u m 数据输出 图1 2c p u 核心及其接口的内部结构示意图 上图的c p u 核心，除接口外，主要由a l u 、指令译码逻辑、多路选择器、8 级 第6 页共6 页 ! ! 型塑! ! 垫丝婴旦堕堕型 一一 程序指针堆栈和各种特殊功能的寄存器，如程序指针寄存器、指令寄存器、w 工 作寄存器、s t a t u s 状态寄存器、f s r 间接地址寄存器等。其中所有的寄存器和 接口及接口三态寄存器均统一编址，并直接在指令中体现，使指令译码变得相对 简单。指令译码输出的控制信号大多只需控制多路选择器的选择，使某寄存器或 s r a m 的输出与另一寄存器或s r a m 的输入相连即可。接下去，着重介绍一些 模块的具体功能和应用。 簋鲞逻堑望丞丛型有二个输入端口a 和b ，及一位进位。主要功能有：算术功 能，如加、减；逻辑运算功能，如与、或、非、异或、求补等：移位功能、半字 节互换功能、单个位监测、置位、复位功能等等。总之，是与p i c l 6 c 6 4 完全兼 容，以方便用其开发系统来进行软件开发。a l u 的运算结果根据不同指令经多 路选择器送至w 工作寄存器或s r a m 或其他特殊寄存器中锁存。在大多数情况 下，w 工作寄存器将用于存储a l u 的计算结果，它的输出与a u j 的b 端口相 连。而a 端口的输入根据不同指令可以是立即数、各寄存器中的数和s r a m 中 某个字节的内容。这样即能实现所有功能，又使得c p u 与外部数据的连接变得 简单，不需要c p u 的两个端口都通过复杂的逻辑与外部数据相连。 指佥鋈亟撞缝是将程序r o m 中的指令“翻译”成c p u 内部的各逻辑控制信号， 因指令大多为高位( 位数因指令不同而不等) 部分为真正的操作编码，而后面低 位( 同样位数不等) 部分为操作数，如寄存器或s r a m 的地址编码、立即数和 程序指针等，所以指令译码模块只是针对指令高位部分译码，而将低位部分直接 输出给c p u 的其他模块，如地址多路选择器、a l u 输入的多路选择器、和程序 指令p c 寄存器等。 垫垫垒照整逸墨的作用是先根据指令，选择使用间接地址( f s r 寄存器的值) ， 或直接地址( 即指令低7 位) ；然后将地址中各寄存器和s r a m 的统编址根据 状态寄存器( s t a t u s ) 中的第五位的值将s r a m 的内部真正地址与寄存器的地 址区别开来。 程庄指钍挂拢的作用是，当发生子程序调用或中断相应时，用来存储原程序指针 加1 的值，即压堆栈；当予程序返回或中断返回时，按压堆栈时的顺序，以先进 后出的原则将所存值赋给程序指针寄存器( p c ) 。此堆栈共有8 级，所以最多连 续子程序套子程序或中断套中断8 次，否则程序指针出错。 望王往查盔登，如上所述，用于暂存a l u 的计算结果。 第7 页共7 页 呈! ! 塑! ! 苎墼兰! 竺主箜翌型一 丛查壹在墅( s t a t u s ) 中的主要标志位的意义为： 第0 位，进位 第2 位，零标志位 第5 位，功能一：如上所述，用于明确表示s r a m 的地址以区别于其他 寄存器的地址。因为该c p u 将接有1 2 8 ( - 需要- 7 位地址线) 字节的s r a m ， 而指令中只有7 位用来统一表示各寄存器和s r a m ，所以需要加一个辅 助位来加以明确区分。功能二：当使用接口输入输出时，定义是选择真 正的接口还是接口的三态寄存器。 间攮丝地壹在墨( f s r ) 的功能是可以将a l u 的计算结果作为下一次操作的地 址，增加了程序的灵活性。 程度指钍壹在墨( p c ) 是用于存储当前程序运行处程序r o m 的地址的。每一次 时钟上跳沿时，该寄存器自动加1 。 擅金童在昼( i n s t ) 只是用来在每一个时钟上跳沿时锁存程序r o m 输出的指令一 此寄存器无需从外部调用，故无地址。 该c p u 有5 尘接旦l ：曼! g j 坠：星2 ，各接口位数不等。每一个接口均为三 态的输入输出口，所以每一个接口的每一位都有一个三态寄存器来定义此接口是 否为三态。而且所有接口均与寄存器统一编址，使整个系统结构比较清楚。 由此可见，该c p u 保留了p i c l 6 c 6 4 的基本结构，指令的兼容性，同时去掉了 一些在c p u i c 卡应用中不必要的模块，以使得该c p u 尽量精简，节约了成本。 三、程序r o m 的设计 由于p i c l 6 c 6 4 的指令长为1 4 位，共有4 k 容量，所以此r o m 是一个4 k 1 4 的阵列。r o m 单元采用n a n d 形式，由8 个晶体管串接，对应地址线的最低3 位。读出放大器则类似于一个栅漏短接的二极管负载。整个4 k 阵列有地址线1 2 根( a ) 。x 译码8 根( a ) ，且分二级译码，初级a 电：0 3 位译成8 根做为r o m 单元的输入，次级a 5 位译成3 2 根r o m 单元x 选通信号。 y 译码4 根( a ) ，译成1 6 根r o m 单元的y 选通信号。电路单元结构的 示意图( 图1 3 ) 如下： 第8 页共8 页 图1 3r o m 单元结构示意图 由于该r o m 每字节有1 4 位，这就使整个r o m 的阵列变宽，更因为每一个r o m 单元晶体管的栅是通过多晶连在一起，这就使得x 方向译码电路的负载电阻和 电容都很大，这是影响译码时间，最终影响读出速度的最大因素。般可以通过 将阵列分块和加大译码电路驱动能力来加以缓解，但动态功耗要增加。另一个因 素是上拉p m o s 管灌下的电流值，在不影响功能的情况下电流越大，读出速度 越快，但正是由于每一个字节有1 4 位，也就需要1 4 个读出放大器，每一个读出 放大的电流略微增加将导致整个芯片的功耗较大增加。一般可以将读出电路改为 预充型以降低功耗，但这需要c p u 核心提供预充信号。好在，在这个特殊的c p u 卡应用中，整个c p u 的工作频率为1 m ，在测试时有可能加快至2 3 m ，不是 很快，这使得在尽量不增加电流的复杂性以保证版图比较经济的前提下，折衷考 虑功耗和延时成为可能。首先，在延时允许的情况下，尽量降低读出放大电路中 上拉p m o s 管的电流以降低功耗。其次，在版图制作中，尽量降低x 方向译码 电路的负载电阻，其值起码应与译码电路输出p m o s 管或n m o s 管的导通阻抗 相当。然后，在不增加版图的面积的情况下，尽可能将译码逻辑电路自身的驱动 能力做得大一些，而不需要增加另外的驱动。最终，该r o m 的读出时间，在最 保守地估计译码电路的负载电容和电阻的情况下，5 v 工作，晶体管模型为典型 值时，模拟值约为1 5 0 n s ；在3 v 工作，最坏情况下为，模拟值约为3 0 0 n s 。而为 了实现上述的折衷，版图和电路有时要交叉修改，所以版图制作和电路设计是并 行进行的。 在版图制作中，在能满足工作需要的前提下，以尽量减小面积为主要考虑。然而， 降低x 方向译码电路的负载电阻，即多晶连线电阻也是必须考虑的，这会增加 版图的一些面积。由于整个n a n d 形式的r o m 单元需要耗尽注入，而在 e e p r o m c m o s 工艺流程中并无此道工艺，必须利用e e p r o m 特有工艺中的某 特殊层次代替。最后，还必须将经开发系统开发的软件变成版图中的耗尽注入码 点，这是通过用在c a d e n c e 集成电路设计软件中自带的s k i l l 语言编程来实 现的。该程序能直接读取开发系统输出的指令代码，然后根据实际版图的尺寸， 第9 页共9 页 毒 方址码土一 y 地 一 茼二码 一m 嵬址译业一雌 ! ! ! 主塑斐董墅! ! ! 盟! 型 一一一一 产生出相应的码点版图。 四、s r a m 的设计 p 1 c 1 6 c 6 4 应接有1 2 8 字节( 每字节8 位) s r a m ，用做数据的暂存。 s r a m 使用了常规的6 管单元，即一对互相对接的倒相器和二个n m o s 选通管。 由于高电平经n m o s 传输门有阈值损失，所以s r a m 单元内部倒相器在写入时 见到的高电平有近】v 的阈值( 考虑了衬偏效应) 损失。这样，就应该将该倒相 器的翻转电平设得低一些，同时为了兼顾版图，故选择p m o s 和n m o s 的宽长 比一样，并尽量是最小尺寸。为了弥补p m o s 驱动较弱，并且由于同一列单元 输入输出均挂在同一字线上造成该字线上的负载电容较大的问题，在字线上加了 预充高电平，以提高读出速度。整个s r a m 阵列x 地址译码4 位，y 地址译码 3 位。s r a m 的单元结构如图1 4 所示， 内部读信号内部写信号数据输入数据输出 图1 4s r a m 单元结构示意图 上图提到的读出放大和写入控制模块中，由于与s r a m 单元连接的字线有 一正一反二根，所以读出放大只需要个r s 触发器即可。写入控制做到：写信 号有效时，根据写入数据产生一正一反的信号给字线；写信号无效时，二根字线 均高阻，不干扰数据的读出。 第l o 页共l o 页 竺! 旦塑斐董丝曼! 旦主塑塑型 一 由于s r a m 阵列中，同一列的单元均接同一字线，如果在读写一直有效而地址 在同列的单元中变化时( 即x 译码发生变化而y 译码不变时) ，其中一根译码 信号线被拉低而另一根被拉高，如果信号线拉低的速度比拉高慢的话，瞬间可能 发生二个单元地址同时有效，这时，一个单元的内容可能输出给另一个单元，造 成数据紊乱。因此，要么采用特殊的x 译码电路使得其输出上升时间足够长于 下降时间，要么产生一系列控制信号，使得在地址改变时，s k a m 的读写信号均 无效。在这个设计中，采用的是后者。根据类似原理，在预充时，二个字线均为 高电平，所以在预充时，一定要保证没有单元被选中。这就需要通过电路延时来 确保预充信号和地址使能信号不在同一时刻发生变化。各信号的时序要求如图 15 ， 地址线 片选 内部读信 内部写信 地址使能 预充信号 读操作 ：j 写操作 j i n厂1矿n 图1 5s r a m 读写操作的时序图 上图中片选信号需要从c p u 核心中产生。在c p u 操作过程中，在时钟的上 跳沿将程序r o m 中的指令锁存至指令寄存器，然后再经过地址多路转换器的延 时产生了s r a m 所需的地址，接着在同一时钟周期内的下降沿将s r a m 读出的 数据经多路选择器的延时锁存至a l u 的a 端口，最后在次时钟的下半周期将 a u j 的输出经多路选择器的延时写入同一地址的s r a m 单元。根据这一特定的 操作，片选信号可以由时钟的上跳沿产生一个脉冲即可。在此c p u 卡芯片中， 由于c p u 时钟信号是通过4 m 频率4 分频得到的，则片选信号就可以通过4 m 对钟信号在1 m 时钟信号周期中第一个脉冲来形成。 由上述c p u 的操作可知，s r a m 的读出和写入时间必须小于时钟的半周期。读 出时间尤为重要，因为在此半周期内还要扣掉片选信号的脉冲宽度。这就要求选 第l i 页共1 1 页 ! ! 型塑斐堡壁! ! 竺堕翌型一一 择适当的地址使能与预充信号之间的延时，以在不同工作条件下和给定的工艺波 动范围内，均使图1 5 中的有一定的容限保证电路工作正常为前提，使其尽量 的小。模拟结果为，在5 v 工作时，典型的读出时间约为5 0 n s ，而在3 v 工作时， 最慢的读出时间约为l o o n s 。可以满足电路的工作要求。产生图1 5 时序的逻辑 电路请见图1 6 。 图1 6s k a m 模块中主要控制信号的产生电路 五、e e p r o m 模块的设计 蓣蕊 地址使能 根据c p u 卡的应用，此设计中采用了8 k 位( 1 k 字节) 的e e p r o m 模块。由 于e e p r o m 存储单元的擦写需要高压( 约1 6 v ) ，因此整个模块应有电荷泵以产 生此高压，并且整个电路中有高压和低压二路“电源”，在高压经过的地方必须 使用高压晶体管，这些都大大地增加了电路的复杂性。其结构大致如图1 7 所示， 以下将对各主要部件逐介绍。 图) 。7e e p r o m 模块的结构示意图 第1 2 页共1 2 页 婴旦塑苎蔓丝竺旦塑堕型 一一 5 1e e p r o m 的存储单元 e e p r o m 存储器是利用了薄氧化层( 在e e p r o m 工艺中称“隧道氧化层”) 的隧道穿透( f o w l e r - - n o r d h e i mt u n n e l i n g ) 效应来实现高压时电可擦除、低 压或掉电时非挥发性的功能的。当薄氧化层两端的电压差达到一定值( 对于 i o o a 附近的氧化层，电场约为1 0 m v c m ) 时，此电压差，使得氧化层导带低严 重倾斜，使势垒厚度越来越薄，使得负电压端的电子不需越过二氧化硅的势垒 高度而穿透过很薄的势垒到达正电压端，从而形成电流。隧道穿透的能带示意 图( 图1 ，8 ) 如下， 一上+ 负端 底 图1 8 隧道电流产生的能带示意图 其隧道电流密度的大小与加在隧道氧化层上的电场( e t t m ) 成指数关系【3 1 ： 一。 j t u n = c 1 e t u n 2 e 胁h( 1 1 ) 当加在隧道氧化层的电场很低的时候( 如读状态) ，隧道电流小得可以忽略不计； 而当电场很高时，隧道电流密度可达到o 1 1 a c m 2 。这样隧道氧化层就相当于一 道“门”，在高电压时允许电流通过，在低电压下时绝缘。而e e r p o m 存储单元 正是利用了隧道氧化层的这一特性，辅以特殊的浮栅结构来实现的。 流片单位，新加坡c h a r t e r e d 公司的e e p r o m 工艺也正是采用这一流行的 f l o t o x ( f l o a t m g g a t e t u n n e l i n g o x i d e ) 结构，其具体的剖面图( 图1 9 ) 如 下： 图1 9e e p r o m 存储单元f l o t o x 结构剖面图 第1 3 页共1 3 页 竺! 旦塑! ! 茎丝! ! 竺主盟竺型 一一 由上图结构可知，e e p r o m 存储单元由一个选通晶体管和一个浮栅晶体管组成。 选通晶体管，顾名思义是在存储阵列中地址选中之用。而存储信息的浮栅晶体管 有二层多晶栅：多晶二栅，又称控制栅，与外部连接；多晶一栅，是浮栅，被厚 氧化层、浮栅晶体管的栅氧化层、隧道氧化层、和氮氧化层所完全包住，以与外 部隔离。另外，浮栅晶体管的漏端与浮栅之间有隧道氧化层，即电子进出之“门”。 e e p r o m 存储单元的工作原理为 一擦除：即浮栅由带正电变为带负电的过程。使浮栅晶体管的源和漏均接 地，控制栅上加高压，这样就在隧道氧化层上产生了一个由浮栅指向漏 的强电场，此电场将漏端电子经隧道氧化层吸引至多晶一浮栅。这样浮 栅中充斥者越来越多的电子，使自身带负电荷。这些负电荷会吸引浮栅 晶体管的p 型衬底中的空穴聚集在沟道表面，使沟道呈积累状态而不易 反型。这就使整个浮栅晶体管的阈值电压变高( 实际应用中，一般大于 3 v ) ，这就是e e p r o m 存储单元的擦除状态。 r 写入：即浮栅由带负电变为带正电的过程。使浮栅晶体管的漏接高压， 源浮空，控制栅接地，这样就在隧道氧化层上产生了一个由漏指向浮栅 的强电场，此电场将浮栅中的电子源源不断地经隧道氧化层排斥至漏端， 这不仅包括浮栅中原来充斥的多余电子，而且还有浮栅磷掺杂产生的自 由电子，这就使得浮栅中有很多固定正电荷( 失去1 个电子的磷原子) 。 这些正电荷会排斥衬底中的空穴，在沟道中感应出电子，使沟道反型。 这就使整个浮栅晶体管的闽值电压变低( 实际应用中，一般小于- i v ) ， 这就是髓p r o m 存储单元的写入状态。 十读：将e e p r o m 存储单元的二种状态变为“0 ”、“1 ”二种逻辑值的过程。 在浮栅晶体管的控制栅上加上一个读电压( 实际应用中为2 v 左右) ，使 源端接地，在漏端灌入一电流源。对于擦除状态，阈值电压高子读电压， 浮栅晶体管处于关闭状态，此时电流源将漏端充高，读出为“1 ”；对于 写入状态，阈值电压低于读电压，浮栅晶体管处于开启状态，而且所能 通过的电流大于电流源灌入的值，这使得漏端被拉低，读出为“0 ”。对 于读电压和电流源的选择，在读出放大电路中再做介绍。 为了保证电路的可靠工作，就需要足够大的闽值电压窗口( 擦除状态与写入状态 的阈值电压差值) 。窗口越大，对读出电路的读电压和电流源的设置要求越低， 电路的抗干扰能力和可靠性也越好。下面将就决定阈值电压窗口的因素详细讨 第1 4 页共1 4 页 论。 根据图1 9 的结构，可以将e e p r o m 存储电压简化成三个电容吼如图1 1 0 c g o x v s u b ( 衬底)v d ( 漏) 图1 1 0e e p r o m 存储单元的电容等效图 上图中c p p 为控制栅( 多晶二) 和浮栅( 多晶一) 之间的电容；c g o x 是浮栅与 衬底之间的电容，主要是浮栅晶体管的栅电容，同时也包括寄生的杂散电容； c t u n 是浮栅与漏之间的电容，由于隧道氧化层很薄，单位面积电容很大，所以 主要是隧道氧化层的电容，当然也应包括一些寄生的杂散电容。 首先，根据m o s 电容中阈值电压的公式可得，在浮栅中有电荷量q 坛引起的相 对于浮栅成电中性时的阈值电压的漂移为： 盼；一丝0 2 ) c p p 。 所以，为了得到较大的阈值电压窗口，就必须要有更多的电子经隧道氧化层进出 于浮栅。由于q f g 是隧道电流i t t m 和擦写时加高压的时间的乘积。增加其中任 意值均能使阈值窗口变大。但是，在实际应用中，从操作速度上的考虑，不希 望擦写时间过长，通常在1 5 m s 。而且，从后面的讨论可知，减小c p p 会使q 龟 更大量的减少，并不是增加i a v t 的办法。所以为了使阈值电压窗口变大，并得 到较高的实际芯片操作速度，增加隧道电流成为唯一的选择。 隧道电流是隧道电流密度r u n 和芯片上实际隧道孔面积a t t m 的乘积。根据式1 1 ， r u n 指数关系正比于e t u n 。由此可见，降低隧道氧化层的厚度或提高隧道氧化层 两边( 即浮栅和漏之间) 的电压差( v t t m ) 均是行之有效的办法。这里着重从设 计的角度讨论决定v t u n 的因素。由图1 1 0 的电容等效图，根据电容的分压可知： n a 擦除时：m 雅= 魄一附= 魄k e + i _ 砉缨荒 ( 1 3 ) 第1 5 页共1 5 页 肌擦除耦合比缸= 万耘 ( 1 4 ) 写入时：= 蹦一魄= 附蛳一面老警丽 ( 1 5 ) 其中，写入耦合比k w = l 一= 芋兰竺i ( 1 6 ) c p p + c g o x + l n 所 在式1 3 和1 5 中的后半部分与浮栅中的净电荷量q 蟾有关，而q f g 在整个擦写 过程中是变化的，它使得隧道电流总是在擦写开始时最大，然后逐渐减小。所以 为了整体提高平均的v t u n ，则必须提高两式的前半部分，即q f g 为0 时的v t u n 。 由于v c g 是电路高压泵产生的高压，它是由工艺本身的p n 结反向击穿电压所决 定的，在设计上没有提高的余地，所以，提高擦写时的耦合比是最终的选择。由 式1 4 和1 6 可知，为了同时提高两个耦合比，必须增加c p p 和减小c t u n 。 可是，从上面的讨论中，c p p 和c t u n 对最终阈值电压窗口的影响均有矛盾的地 方。式1 2 说明阈值电压窗口与c p p 成倒数关系，但是，与c p p 成正比的v t u n 会对q f g 产生指数级的影响，所以最终c p p 的增加会使阈值电压窗口变大。上 面还讨论过降低隧道氧化层的厚度或增加隧道氧化区的面积也都能改善阈值电 压窗口，但这都会引起c t u n 的增加。所以，必须将这些因素结合成统一的解析 公式f 3 】表示，结果是在实际应用情况下，降低隧道氧化层厚度会非常有效地使阈 值窗口变大，而增加隧道氧化区的面积则起着相反的作用。 而实际的隧道氧化层由于界面态和电子空穴陷井的存在，并不能通过无限的电 子，一定厚度、一定质量的隧道氧化层在通过定量的电子( 电子量被称为q b d ) 后会击穿而造成器件失效。这是造成e e p r o m 擦写次数有限的根本原因。但这 与1 2 式表示的阈值电压窗口是矛盾的。给定q b d ，则阂值电压窗口越大，则可 擦写次数就越少。 为了能综合考虑上述所有因素，使设计出的e e p r o m 存储单元能够满足工艺上 的限制、电路设计的要求、版图上的经济合理、以及最终产品的性能和可靠性的 要求，势必要有一程序可以估算存储单元的各项指标，以对版图设计起指导作用。 本设计采用了二种单元版图，一个是实验室原有的，面积约为l o o l u n 2 ：另个 是通过上述程序计算，并充分利用设计规则，对版图进行优化，得到的面积为 5 1 i u - n 2 。二种单元的性能均通过产品在硅片上得到了认证。 第1 6 页共j 6 页 ! ! 竺塑! ! 董熊里! 至主盟翌型一 5 2e e p r o m 存储阵列及地址译码 为了节约面积，个字节的8 个存储单元的控制栅是接在一起的。这决定了一个 字节的内容必须起擦除。这样，对某一字节的e e p r o m 单元的改写必须经过 先在控制栅上加高压，全部擦成1 ，然后再在需写入“0 ”的单元漏上加高压， 以形成最终需改写的内容的两个过程。这要求每一个字节的控制栅和漏都要独立 于其他字节，所以要经过同样的地址编码。 e e p r o m 的地址编码结构与s r a m 和r o m 类似，这里稍加介绍。x 方向译码 地址线6 根，输出直接与同行的存储单元的选通管接在一起：y 方向译码地址 线4 根，通过连接同一列存储单元的字线上的传输门来选择具体哪列被选中。 5 3 高压开关 由于e e p r o m 单元的擦写需要高压，所以必须要把译码的低压信号变为相应的 高压信号。这样，就需要一个“高压开关”的电路，当输入为低电平“0 ”时， 输出为0 v ，当输入为低压高电平“1 ”时，输出为高压。这种电路在e e p r o m 产品中有广泛应用。它可以全部用高压n m o s 做【4 1 ，也可以用高压n m o s 和高 压p m o s 做【5 】。二种电路各有优劣，单高压n m o s 的电路对工艺要求简单，但 需要时钟输入和电容，版图面积较大。而高压c m o s 的电路则输入简单，但是 由于同时存在高压n m o s 和高压p m o s ，如果版图制作不当，很容易产生 l a t c h - u p ，而且高压p m o s 的n 阱衬底必须接高压，这就要求有特殊电路来控制 此衬底。由于流片单位提供高压n m o s 和高压p m o s 二种都有的工艺，故本设 计选用后者。 5 4 高压产生电路 高压产生电路主要利用电荷泵的原理，通过互不交叠双相时钟，将电压一级一级 的打上去。以下是整个高压产生电路的结构框图( 图1 1 i ) 第1 7 页共1 7 页 c p u 卡和非接触c p u 卡的研制 图】j 】高压产生电路的结构框图 环形振荡器的设计主要是要定下振荡频率，这与整个高压电路的高压负载能力有 关。此负载能力是由整个e e p r o m 存储器阵列的规模有关。极限情况是通常测 试中采用的整个存储阵列的全擦、全写。所以，高压产生电路所能产生的电流应 大于存储容量( 本设计为8 k ) 与单个存储单元写入操作中的隧道电流的乘积。 通过简单地估算可知，电荷泵的极限输出电流可以由下式给出， ，三删c f( 1 7 ) 2 p 7 上式中v d d 是双相时钟的脉冲高度，一般为电源电压，c 是电荷泵中每级的 电容( 见图1 i i ) ，f 则为双相时钟的频率。通过上面提到的对e e p r o m 存储单 元的模拟可以得到i ，然后就是c 和f 的综合考虑了。一般，为了节省面积，c 可以在合理的范围内取的小些。但由此造成的频率f 的升高则会影响功耗。 双相非交叠时钟产生器，顾名思义，是将单相的时钟变为双相、不相互交叠的时 钟。为了提高电荷泵的效率，不希望不交叠区域过宽，只要保证在带有负载，即 电荷泵中电容c 后，加在c 上的双相时钟信号仍不交叠即可。 电荷泵也是采用的常规的模式，只是用栅漏短接的m o s 晶体管代替二级管而已。 由于此二极管的阈值电压损失，使每一级电荷传输时都会有电压的损失，所以电 荷泵的级数应设计得有所富裕。本设计考虑到低压( 3 v ) 工作的需要，采用了8 级( 正一反两个时钟输入算1 级) 结构，以确保高压产生。 由于本设计采用了高压c m o s 的高压开关，其n 阱的要求使高压产生电路的输 出级复杂一些。此输出级首先要把高压钳住，最好是略低于高压晶体管的源漏击 穿电压，而不致于使芯片中高压所经之处均有可能击穿。并且，为了使擦写剐开 始时，浮栅电压不至于过冲而影响隧道氧化层的寿命，要使加到存储单元的高压 脉冲的上升沿变得缓慢，这是通过r c 延时电路来实现的。最后再设计一特殊的 电路产生高压p m o s 的n 阱信号，使在高压使能时输出高压，在高压关断后输 第1 8 页共1 8 页 ! ! 旦塑斐垫丝竺! 旦塑翌型 一一一一 出电源电压。 5 5 读出放大电路 简单的读出放大电路可以在e e p r o m 存储单元的漏端灌一个电流源，只要此电 流源的值小于写入状态时可导通的电流就可以实现正确的读出。由于可导通电流 1 i ， 正比于 ”7 - ( w g 一附_ ) 2 ，其中w 、l 为浮栅晶体管的沟道宽和长，v c g 为读出时 上 控制栅上加的读电压，v t l 为写入状态的阈值电压。在e e p r o m 的存储单元的版 图设计中适当增加浮栅晶体管的宽长比可以有利于读出。再者，适当提高读电压， 也是行之有效的方法。因此，一般读电压的设置总是较少地小于擦除状态的阈值 电压而较多地大于写入状态的阈值电压。为了解决读电压和电流源的设置问题， 以给存储单元和工艺更大的宽容度，设计了如图1 】2 的读出电路， 参考单元 v 图1 1 2 读出放大电路 输出 该电路基本采用对称结构，左侧路使用了一个与浮栅晶体管结构一模一样，但 是浮栅与控制栅短接的参考单元。由于参考单元与存储单元结构一样，则受工艺 的影响也一样。由于参考单元的阈值电压及栅氧化层厚度比起存储单元的浮栅无 净电荷时的阈值电压和等效的栅氧化层厚度均略小一些( 与耦合比相当) ，这可 以通过使最上面电流源两个p m o s 对管稍不对称来弥补。这样，只要将两个单 元的控制栅( v c g r c 和v c g m c ) 接同一读电压，则不管读电压如何波动，对两个 单元的影响也近乎一样。只要存储单元中浮栅的净电荷不接近零，使其闽值电压 与参考单元不同，此电路就能通过比较器灵敏地读出。这不仅对读电压、电流源 和工艺的波动带来很大的宽容度，更重要的是，它对阚值电压窗口的要求变低， 第】9 页共】9 页 因为该窗口随着e e p r o m 存储单元的擦写次数增加而缩小，所以，此读出电路 可以提高e e p r o m 产品的一个重要可靠性指标，可擦写次数。 在此次设计中，两种读出电路均在产品的流片中得到了认证。 5 6 接口和逻辑电路 由于c p u 接口的灵活性，使此接口逻辑电路变得比较简单。只要判断何种命令 下应产生高压就可以满足要求。另加了一些逻辑为测试方便之用。 六、上电掉电复位 前面在系统介绍时已经说明了此模块的功能。本设计是采用了电平比较的方法来 实现上电、掉电复位，以防止c p u 在掉电时的工作紊乱。 七、总结 在本章的c p u 卡设计中，着重介绍了c p u 核心、s r a m 、r o m 和e e p r o m 各 模块的构成。其中，重点是如何结合e e p r o m 工艺的特点，来实现r o m 和 e e p r o m 模块，这主要表现在r o m 的版图制作和e e p r o m 的存储单元、高压 产生模块、读出放大模块的设计。其次，在各模块的设计中，考虑了如何与c p u 核心接口的问题。 综上所述，将各模块按照已经在p c b 板上系统仿真通过的形式拼接，将其集成 在一块芯片中，就是一个能满足基本要求的c p u 卡。芯片的版图制作除c p u 核 心及接口是用c e l le n s e m b l e 自动布局布线外，其它模块如r o m 、s r a m 、 e e p r o m 和上电掉电复位和总体连线均为手工制作。采用了新加坡 c h a r t e r e d 公司的o 8 m - me e p r o m c m o s 工艺，整个芯片包括c p u 核心及 其接口约2 5 0 0 门，4 k x l 4 位r o m ，：漪x8 位s r a m ，s k 位e e p r o m ，尺寸 为2 1 6m mx 3 5 4m m 。整个芯片在去年下半年已流片成功。各项功能符合要求。 动态平均工作电流在5 v 下约为5 m a 。工作频率达1 3 m 。芯片版图( 图1 1 3 ) 如下。 第2 0 页共2 0 页 ! ! 旦塑韭董丝! ! 型堕! 型 第2 l 页共2 l 页 曼型主塑斐壁壁! ! 兰塑至型 一一 第二章d e s 加密解密协处理器的设计 在上一章的c p u 卡中，d e s 加密算法是用软件来实现的，但是某些特殊的场合 可能需要更快速的加密、解密，所以用硬件实现了一个与c p u 接口的d e s 算法 的加密、解密协处理器。 一、d e s 加密) 弹密算法简介【1 】 1 9 7 7 年1 月，美国政府采纳m m 公司设计的方案作为非机密数据的正式数据加 密标准( d e s - - d a t a e n c r y p t i o ns t a n d a r d ) 。该算法利用“扩散( d i f f u s i o n ) ”和“混 乱( c o n f u s i o n ) ”的技巧，使此算法基本不存在破译的系统分析方法，只有穷举 密码的方法才能破解。相对与r s a 或d s a 等非对称密码体制，这是一种对称钥 码体制，加密、解密使用同一密钥。由于它的密钥必须严格保密，所以不能象 r s a 或d s a 算法那样解决数字签名问题，但是它在芯片上实现起来比较经济、 速度快、保密性能高而被广泛使用。其算法的流程图( 图2 1 ) 如下， 6 4 位数据区组输入l ( ”( 高3 2 位) ，r ( o ( 低3 2 位) 初始换位( i p ) 兰竺! 查鍪堡! ik 【t ，i 墨竺! 堡翌堡! 型三婴 一， r ( 1 ) = l f o x o t “r ( o ) ，k ( 1 ) r ( 1 5 ) = l ( 1 4 ) x o rf fr ( 1 4 i r ( 埔= l ( 蜡) x o r f ( r f ”) ，fil ( 1 6 ) = r d o 逆初始换位( i p 。) 卜数据输出 图2 1d e s 密码算法的流程图 第2 2 页共2 2 页 ! 型塑j ! 垄婪! ! 旦塑曼型一一 如上图所示，算法主体是1 6 步的迭代，其中“换位”是将6 4 位输入数据的每一 位按照一定的位置顺序重排后输出，k 。是初始密钥通过另外模块产生的每一 步均不同的中间密钥，f 则是一以k c i 和r 。为输入的特定函数。中间密钥k ( 1 的产生流程图( 图2 2 ) 如下， k 图1 2 中间密钥的产生流程图 初始密钥k 原为6 4 位，但是由于每一字节的第8 位为奇偶校验位，在下一步的 “换位选择1 ”中，此校验位被舍弃而且密钥按一顺序重排，输出变为5 6 位， 分高2 8 位c ( i 和低2 8 位d ( ”。然后，二个2 8 位的数据再做左循环位移，位 移的位数( 1 位或2 位) 根据迭代的步数而不等。将循环后的二个2 8 位数据合 并成5 6 位数据经过“换位选择2 ”，从5 6 位数据中选择其中的4 8 位按一顺序重 排，从而得到了中间密钥k l i ) 。 下面所示为函数f 的算法流程图( 图1 3 ) 。图中扩充函数e 是将3 2 位( 原始输 入数据的低3 2 位) 数据按照一规则扩充为4 8 位，与中间密钥k 异或后输入至 选择盒s 。选择盒共有8 个，每一个都是6 位输入、4 位输出的“表”，而且每个 选择盒的“表”的内容均不同。4 8 位的数据经选择盒后又变为3 2 位，然后再经 过“换位p ”，将数据按一顺序重排，即得到了函数f 的输出。 第2 3 页共2 3 页 输出 图1 ，3 函数f 的算法流程图 上述各图中的换位模块、扩充函数、选择换位模块、各步迭代中循环移位的位数、 选择盒的“表”的内容都为硬性规定。这里不在赘述。 如果以上三图所表示的称之为“正运算”，则“逆运算”时，在每一步的迭代过 程中，只要将中间密钥k ( 变为k ( ”“( 可以通过c 、d 的循环右移来实现) 即可。此加密算法只有一个密钥，为对称体制，数据的正、逆运算互为加、解密。 由于上述d e s 算法使用的5 6 位的密钥对于某些保密要求高的应用仍嫌太短，有 人提出了三重d e s 算法，采用3 个不同的密钥，可以使密钥的长度变为原来的 3 倍，所需破解密码的穷举次数也就为原来的立方。如果d e s 算法的正运算记 为d ，逆运算记为d ，三个密钥分别记为k 1 、k 2 、k 3 ，则三重d e s 算法可表 示为， 加密： 密文= d j 【3 (