集成电路版图设计课程设计报告-CMOS放大器.docx

长 安 大 学集成电路版图设计全套设计加扣3012250582 课题名称 CMOS放大器 班 级 32050902 学 号 姓 名 指导教师 日 期 2012.06.01 目录前言 4第一章、电路设计与原理 51.1 电路的设计以及放大器电路 .51.2 电路的工作原理 .6第二章、版图的设计与实现 7第一部分：模块的设计2.1 输入差分模块 .82.1.1 NMOS输入器件 .82.1.2 输入器件的布局及布线 .92.1.3 NAC二极管 .102.1.4 阱连接、衬底连接 .112.2 电流源 .112.3 有源负载 .12 2.3.1 PMOS器件 .12 2.3.2 有源负载的布局与布线 .132.4 ESD二极管与压焊块 .14第二部分：组合成芯片2.5 总体布局布线及引脚 .18第三章、输出spice文件仿真以及LVS .21第四章、收获体会 .26参考文献 .28CMOS放大器关键字 CMOS工艺 掩模版图 差分运算放大器 差分对输入 四方交叉 有源负载 电流源 NAC二极管 ESD二极管 压焊块设计要求：1. 采用CMOS工艺；2. 从外部调节偏置电压； 3. 差分对运算放大器；3. 能承受5mA电流； 4. 一对输入匹配； 5. 采用24条引线封装。前言 集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。集成电路是电子电路，但它又不同与一般意义上的电子电路，它把成千上万的电子元件包括晶体管、电阻、电容、甚至电感集成在微小的芯片上，正是这种奇妙的设计和制造方式使它为人类社会的进步创造了空前绝后的奇迹，而使这种奇迹变为现实的是集成电路掩模版图设计。集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度的影响集成电路的性能、成本与功耗。近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路掩模版图的精心设计。一个优秀的掩模版图设计这对于开发超性能的集成电路是极其关键的。集成电路掩模版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日新月异的集成电路发展密切关注和探索。然而，集成电路掩模版图设计不仅仅是一门技术，还是一门艺术。设计出一套符合设计规则的“正确”版图也许并不困难，但那是要设计出最大程度体现高性能低功耗低成本、能实际可靠工作的芯片版图却不是一朝一夕能学会的事情。通过本次的课程设计，能够使我们积累知识打好基础。集成电路掩模设计-基础版图技术这本书也值得我们好好去研读，覆盖的知识很广，也很有用。第一章 电路设计与原理1.1 电路的设计以及放大器电路Tanner Pro 是一套集成电路设计软件，包括S-Edit, T-Spice, W-Edit, L-Edit 与LVS。Tanner Pro 的设计流程可以用图1.1来表示。将要设计的电路先以S-Edit 编辑出电路图，再将该电路图输出成SPICE 文件。接着利用T-Spice 将电路图模拟并输出成SPICE文件，如果模拟结果有错误，N 回S-Edit 检查电路图，如果T-Spice 模拟结果无误，则以L-Edit 进行布局图设计。用L-Edit 进行布局图设计后要以DRC 功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE 文件，再利用T-Spice 模拟，若有错误，再回到L-Edit 修改布局图。最后利用LVS 将电路图输出的SPICE 文件与布局图转化的SPICE 文件进行对比，若对比结果不相等，则回去修正L-Edit 或S-Edit 的图。直到验证无误后，将L-Edit 设计好的布局图输出成GDSII 文件类型，再交由工厂去制作半导体过程中需要的光罩。 图1.1CMOS差分对运算放大电路图如图1.2所示。图1.21.2 电路工作原理此电路为一个CMOS放大器。电流源器件M5能提供稳定的电流，根据两个输入晶体管M3和M4上输入电压的不同在这两个晶体管之间切换。两个PMOS器件为有源负载，在这电路中起到电阻的作用。两个输入器件切换有电流源晶体管产生的恒定电流，而电流通过有源负载时被转换为一个电压。这样，M3和M4栅极上的小电压控制了通过该电路的大电流，这一大电流由有源负载转换为大电压，便完成了放大。是电路中流动的电流在完成这些工作。第二章 版图的设计与实现本次设计是采用24条引脚封装的压焊接线设计，如下图所示： 根据已有的电路和封装，以及某些设计要点后就可以开始设计了！第一部分 模块的设计2.1 输入差分模块2.1.1 NMOS输入器件输入器件使用NMOS，由于宽长比为80/2，所以尺寸较大，需要进行分割。本次版图设计采用源漏共享合并源/漏区的方法，几个小MOS管并联成大尺寸MOS管，如图2.1所示。MOS晶体管的栅非常脆弱并容易损坏，将栅条分成较小的块，不易损坏器件，详见2.1.3章节中的天线效应。图2.1 本次设计中所使用的NMOS如下图2.2所示：图2.2并联管数为N，并联管的宽长比等于大尺寸管宽长比的1/N。并联后连接源和漏的金属线形成“叉指”结构，如图2.3所示。图2.32.1.2输入器件的布局及布线差分对十分重要的就是要匹配，就是使每一样东西都对称。围绕同一中心点放置器件可以使匹配达到一定程度。但我们只有两个器件，则可以采用一种特殊的共心布置来进一步发挥这一技术的优势。这就需要把一个NMOS分成两部分对角放置。差分对有两个NMOS组成，那么一共分成4小部分，这就是“四方交叉”，如图2.4所示。A/2A/2B/2B/2图2.4由于电路是差分的，那么全部电流要通过这些晶体管中的每一个。电路中的最高电流可达到5mA，要保证布线在任何时刻都能承载5mA的全部电流。所以在连接被分成四部分的NMOS时，要使用比较粗的导线（使用metal1）来连接公共点，保证其能承受最大的电流要高于5mA。输入线要从器件的中间通过，提高差分匹配程度。输入线连接到栅上，所以要调整MOS器件的方向。由于四方交叉，所以对角线的MOS要连在一起，要采用不同层的导线来完成交叉互连，与公共点采用不同的层，如图2.5所示。这里采用了用多晶硅来布线，这只在某些情况下可行。这些输入栅并没有任何大电流流过，只是给他们加上一个很小的电压，所以他们的额外电阻不会引起电压降的发生，然而由于增加了多晶，输入电容会有所增加，布线时要十分小心注意电路的功能。在图2.5中还可以看到，为了更为合理的连接公共点，把MOS管的栅极拉开，插入导线metal1。连接输出的导线也是使用与公共点同样粗的metal1，因为要过电流。对角线的器件的通过metal2将输出线相连，这样对角线的器件就连在一起了，还是如图2.5所示。输入线，对角互连，中心区域上下穿越。与输出线相连的导线衬底连接，即衬底接触NAC二极管栅极拉开距离图2.52.1.3 NAC二极管天线效应：是指多晶硅在采用反应离子刻蚀RIE的过程中，由于RIE反应室多达超过2000V的高压而在多晶硅栅上积累电荷，如果多晶硅面积较大，电荷积累较多，则产生相应的电压，而使栅氧化层被损坏并导致晶体管失效。 可以将栅条分成一些较小的块，减少每个小块上产生的电压，而不至于损坏器件。因此，相比于用多晶硅连接所有的栅，采用金属将分开的栅连接起来将是更安全更有效可靠的方法。另一个工艺问题是，采用RIE刻蚀的第一层金属，也会产生电压，传到与之相连的晶体管栅上，产生与天线效应类似的效果。可在衬底上制作一个小二极管并与晶体管栅金属相连，二线制所产生的电压幅度。这个二极管称为“栅钳位二极管”或者“NAC（Net Area Check）二极管”。并不是所有的栅都需要NAC二极管保护，如果一个栅用金属连接到另一个器件的源漏区，则那个器件源漏对衬底的二极管起到钳位作用。2.1.4 阱连接、衬底连接（即阱接触、衬底接触）为了阻止衬底和阱之间的寄生二极管因正向导通而出现闩锁效应，将N阱接最正的电源，P衬底接最负的电源。这种连接叫做“阱连接”和“衬底连接”。每当一个NMOS接地时则放置一个P衬底连接，每当一个PMOS接电源VCC时则放置一个N阱连接。见图2.5中就在器件中加入了衬底接触。2.2 电流源将电流源的NMOS管一分为二，这样可以使管子相互对齐，排成一排。为了版图的面积小并且简洁美观，要注意MOS管的方向，将栅极放在上面，这样就可以很方便的在源漏区的下面安放接地导线并且与源端相连。两部分的栅极用到metal2跳过公共点相连。拉开指型多晶栅将粗导线放进源漏区。保险起见放置尽可能多的衬底接触。电流源部分的版图如图2.6所示。图2.62.3 有源负载2.3.1 PMOS器件 有源负载是用来形容这些PMOS器件连接方式的一个术语。没有信号传送到它们的栅上。这两个栅都被连接到其中一个器件的一边。这一连接使PMOS器件产生自偏置，所以它看上去就像是一个电阻。 本次版图设计所用到的PMOS器件如图2.7所示。图2.72.3.2 有源负载的布局及布线 PMOS器件要和电源VCC相连接以及输出线相连，所以注意其方向使布局达到最优。在PMOS管的上方绘制正电源轨线。PMOS与电源相连则要放置N阱接触。用衬底接触再把这整个PMOS包围起来，起到屏蔽作用，这样可以减少噪声。为了更好地减少噪声，需要用粗大的导线将衬底接触和地相连。 在器件的栅上加上NAC二极管。按照电路图上的将两个PMOS管的栅极相连，再将栅连线连到M2的输出线上。把PMOS与NMOS用metal2相连，注意线宽问题，用更多的衬底接触将整个单元包围起来。最后再引出对称的输出线通向压焊块。有源负载区域的版图如图2.8所示。图2.8 一个完成了的运算放大器的版图如图2.9所示：图2.92.4 ESD二极管与压焊块由于这个芯片是四个一样的运放组合而成，所以只要做好其中一角便可以很快的完成其余部分。在组合之前，要给运放的每一条外接的引线加上ESD保护以及压焊块。电路图的一角如图2.10所示：OUTBOUTBIASININBVCCGNDGNDVCCGNDVCCGNDVCCGNDVCC 图2.10 ESD保护单元：有人用他们的手取芯片的时候可能会引起静电电击，ESD电压可能高达几千伏，由此产生的任何电流也会非常大，即使只维持一段时间也会毁掉芯片。我们要给这个电击一条容易通过的路径而不是让他通过我们设计的芯片，所以必须要有额外的保护电路来保护真正的对电路免受ESD电击。由于不知道手会碰触到哪一条引线，所以必须要给每一条引线加上保护电路。常采用二极管和电阻组成静电放电保护电路如图2.11(a)所示，版图如图2.11(b)所示。 图2.11(a) 图2.11(b)电击使二极管正偏置或者反偏置，形成一条容易通过的路径。由于所有的输入输出都具有相同的ESD结构，所以就可以制作一块可重复使用的保护电路版图模块一个压焊块和两个二极管。l 二极管在PN结的P区和N区分别加上电极就构成了二极管。P型衬底上N区和P区构成二极管，图2.12(a)。做在N阱内的二极管，n+环围绕p+接触，图2.12(b)。做在P型衬底上的二极管,中央为N型区,四周被P+环包围，图2.12(c)。图2.12(a)P型衬底上的二极管 图2.12(b)做在N阱内的二极管 图2.12(c)做在P型衬底上的二极管 l 压焊块为了使内引线与管芯相连，在芯片的四周放置大的压焊块(pad)，将它们与电路中相应的结点连接，如图2.13所示。图2.13 芯片上的键合压焊块 压焊块的结构：由最上层金属构成；由最上面的两层金属构成，金属层之间由四周的通孔相连接，如图2.14所示。图2.14 键合压焊块结构防止压焊过程中的穿通。有时在压焊块的金属层下面还增加N阱和多晶等层，防止压焊中的穿通。实例如图2.15所示（用于除GND之外的电极，GND压焊块没有多晶硅和NWELL层）。图2.15在组成芯片的时候要注意压焊块之间的最小距离，在保证这个条件的前提下将压焊块紧靠排列在一起。不管芯片中有多少电路，芯片的最小尺寸可以根据压焊块的数目来决定。本次版图设计采用做在N阱内的二极管，n+环围绕p+接触，这样外圈就是接负极，因为N型扩散区的一端是负极。为了节省面积且较为美观，接好线后便可以得到图2.16所示的版图了。VCCGNDVCCGNDPAD图2.16 完成了的ESD保护单元第二部分：组合成芯片2.5 总体的布局布线及引脚每个运放单元的输入输出的安排都是封装引脚图决定的。这样才能做出合适的电路以便能被正确方便的封装起来。根据高层次的电路图（如图2.17）可以安排好运放单元的布局以及公共接地偏置点。图2.17四个单元是以中间点为中心对称放置的。将公共接地和公共偏置点的压焊块分别放置在整个电路的左边和右边，分别与每个单元连出来的引线相连。注意线宽的问题。最后加上压焊块。只有接地的压焊块不用加ESD二极管之外其他的接口都要加上。ESD单元和输入输出相连的时候注意使用差分连线，能很好的匹配。VCC和GND导线整个电路一圈，在两导线之间也要加上ESD二极管。最终的版图如图2.18所示。图2.18第三章 输出spice文件仿真及LVSl 输出spice文件以及仿真给电路标上节点之后，便可以生成spice文件。图1.2中的差分运算放大器电路的spice文件（加入了瞬态分析）如图3.1所示。图3.1在W-Edit中观看的仿真结果如图3.2所示。图3.2图2.18中的最终版图的spice文件（未加瞬态分析）如图3.3所示。图3.3具体的spice文件在给老师的文件中有。由于要进行LVS的话，使用图2.18的版图的话，对应的电路图要画得非常的复杂才能对比出好结果，比如说PMOS管就要并联上8个。为了方便起见，将版图中的PMOS、NMOS换成单个栅极的简单器件，来进行LVS对比。制作的一个运放单元的版图如图3.3所示。图3.3版图3.3的spice输出文件（加入了瞬态仿真）如图3.4所示。图3.4在W-Edit中观看仿真结果如图3.5所示。图3.5l 使用LVS对比在自己的电脑上操作的时候总会提示输入文件是二进制文件。所以通过在同一课题的同学的帮助下最终得到了对比的结果，如图3.6所示。应该是端口输入的位置的问题所以出现了一些warning。图3.5 有待改进。第四章 收获体会这个课题在集成电路掩模设计-基础版图技术上讲的很清楚明白。但是在实际操作的时候却遇到了很多问题。首先就是对差分电路的不熟悉。所以就忙翻看了大规模集成电路这本书，结合集成电路掩模设计上所讲，终于弄明白了差分对运算放大器的运作方式。以后在学习专业知识的时候有不明白的地方看来一定要弄懂才是。对于版图的设计，是一件很有意思的事情，看着书上的设计者一步一步的实现版图，这些思路都是我们要好好学习的。作为一个成功的掩模版图设计者，一定要多与电路设计者交流到位，弄清楚电路的工作原理和用途，这样才能做出符合要求的版图，如果还能超前考虑为自己的设计留有改动的余地那就最好了。自己动手做了之后才发现，有时候有的地方没有考虑到位，那么等到要改动的时候就会