（材料学专业论文）多热源耦合场下多芯片组件的热分析研究.pdf

摘要 多热源、大功率多芯片组件( m c m ) 热分析的研究是提高其可靠性的关键。 本论文利用电子封装可靠性热优化设计技术，对多芯片组件的热分析及其优化设 计进行了详细研究，从而以更准确、快速的热分析方法评价了m c m 的热特性及各 封装参数对淝m 热性能的影响，为m c m 的热设计提供了可靠的基础。所作的主要 工作和结论如下： 1 、针对电子封装传统的热分析方法的局限性，将实验设计的优化技术 表面响应法，在国内首次引入屯子封装的热分析研究中，并将表面响应法与有限 元模拟法相结合提出了电子封装可靠性热优化设计技术，从而成为m c m 热分析 及热优化设计的有力工具。 。 2 、针对不同工艺、不同外界冷却条件、不同封装参数下m c m 的三维热场， 利用有限元模拟技术初步分析了组件的温度分布，得出了影响m c m 热性能( 即 封装中各芯片结温) 的主要因素，包括封装外壳底面温度、芯片粘接层热导率、 芯片尺寸和外界冷却条件。 3 、基于有限元热模拟的结果，采用表面响应法对m c m 进行热分析及封装 参数的优化设计，得出一组预测封装中各芯片结温的响应回归方程。最后根据回 归方程评价了m c m 的热性能，分析了各封装参量对芯片结温的影响，从而使m c m 获得理想的设计参数及最优化的热性能。 4 、电子封装可靠性热优化技术在满足可靠性要求的前提下能以尽可能低的 分析设计成本对眦m 热分析过程及各封装参数进行优化，这为多热源，复杂工况 条件下m c m 热分析的研究提供了一种有效的方法，具有较好的应用价值。 关键词：m c m ，热分析，封装可靠性热优化设计技术，表面响应法 l i a b s t r a c t t h et h e r m a la n a l y s i so ft h em u l t i - c h i pm o d u l e ( m c m ) i s c r u c i a lf o re n h a n c i n g m o d u l e r e l i a b i l i t y , t h e d i s s e r t a t i o nd i s c u s s e dt h et h e r m a l a n a l y s i s a n dt h e r m a l o p t i m i z a t i o nd e s i g no f m c m u s i n ge l e c t r o n i cp a c k a g er e l i a b i l i t yt h e r m a lo p t i m i z a t i o n d e s i g nt e c h n o l o g y , a c c o r d i n g l ye v a l u a t e dm c mt h e r m a lc h a r a c t e r i z a t i o na n dt h e e f f e c to f p a c k a g i n gp a r a m e t e r so nm c mb yt h em o r ea c c u r a t e ，q u i c k e rm e t h o d t h e m a i nc o n e l u s i o n sa sf o l l o w s ： 1 c o n s i d e r i n g t h el i m i t a t i o no fc o n v e n t i o n a lt h e r m a l a n a l y s i sm e t h o d s ，f i r s t i n t e r i o r l y , t h ed i s s e r t a t i o ni n t r o d u c e do p t i m i z a t i o nt e c h n o l o g y - - r e s p o n s es u r f a c e m e t h o d ( r s m 9o f d e s i g no f e x p e r i m e n t ( o o e ) i n t op a c k a g et h e r m a la n a l y s i s ，a n d b yc o m b i n i n gt h er s mw i t ht h e f i n i t ee l e m e n tm e t h o d ( f e m ) p r o p o s e dt h e r e l i a b i l i t y t h e r m a l o p t i m i z a t i o nd e s i g nt e c h n o l o g y o fe l e c t r o n i c p a c k a g e t h a t b e c a m e a p o w e r f h l t o o lo f t h e r m a la n a l y s i sa n dt h e r m a lo p t i m i z a t i o no f m c m 2 b y t h e r m a ls i m u l a t i o nf o rm c m u s i n gf e m o v e rav a r i a t i o no f t e c h n i c s ，c o o l i n g c o n d i t i o n sa n dp a c k a g i n gp a r a m e t e r s ，g e tm a i nf a c t o r st h a ta f f e c tm c m t h e r m a l p e r f o r m a n c e ( i n d i v i d u a lc h i pj u n c t i o nt e m p e r a t u r e ) i n c l u d i n gs h e l lt e m p e r a t u r e ， c h i pa t t a c h t h e r m a lc o n d u c t n i t y , c h i pa r e aa n dc o o l i n gc o n d i t i o n s 3 b a s e do nt h er e s u l to ff e ms i m u l a t i o no fm c m ，o p t i m i z et h e r m a la n a l y s i s p r o c e s s a n dp a c k a g i n gp a r a m e t e r su s i n gr s mt h a te v e n t u a l l yg o t as e to f r e g r e s s i o ne q u a t i o n sp r e d i c t i n gi n d i v i d u a lc h i p j u n c t i o n t e m p e r a t u r e b ye q u a t i o n s ， e v a l u a t em c mt h e r m a lp e r f o r m a n c ea n d t h ee f f e c to f p a r a m e t e r so n m o d u l ea n d s og e ti d e ad e s i g nf a c t o r sa n do p t i m u mt h e r m a lc h a r a c t e r i z a t i o n k e y w o r d ：m c m t h e r m a la n a l y s i s ，p a c k a g e r e l i a b i l i t y t h e r m a l o p t i m i z a t i o n d e s i g nt e c h n o l o g y , r e s p o n s e s u r f a c em e t h o d l i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：3 垦耋日期：。午年3 月f 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：遂茎 导师签名：拓鲜鲴 日期：l o 。牛年5 月1 日 电子科技大学微电子与固体电子学院硕士论文 1 1 电子封装技术 第一章引言 1 1 1 集成电路( i c ) 的发展与电子封装 自从1 9 5 9 年第一块集成电路问世至今，微屯子业已成为当今世界最活跃、 最具发展潜力同时也是最重要的产业之一，它提供了许多足以影响我们日常生活 的产品，如电话、电视、电脑( 台式电脑、笔记本电脑和p d a ) 以及手机等。仅 仅几十年时间，微电子产业的核心技术即i c 技术已经历了五个时代，即小规模 ( s s i ) 、中规模( m 8 i ) 、大规模( l s i ) 、超大规模( v l s i ) 和巨大规模( u l s i ) ， 又将进入g s i 时代1 1 捌，相应的集成电路规模如表1 1 所示m ， 表l ，1 集成电路规模划分表 集成电路规模 s s im s il s iv l s iu l s ig l s i 芯片含元件数 1 0 9 芯片所含门数 1 0 8 l s i 的集成度是微电子技术革命的重要标志，它遵循摩尔( m o o r e ) 定律1 4 】， 即每1 8 个月集成度翻一番，预计可延伸到2 0 1 0 年。届时，每个芯片可包含1 0 0 亿个元件，面积可达1 0 c m 2 ，作为动态存储器的存储量可达6 4 g b ，接近理论极 限l o 个元件和2 5 6 g b 存储量。微处理器芯片的运算速度每5 年提高一个数量 级，到2 1 世纪末，每个芯片运算速度可达1 0 一1 0 0 亿次每秒，有人认为，实现 2 0 0 0 亿次的单片微处理器在技术上是可能的。 数十年来，芯片封装技术一直追随着i c 的发展而发展，一代i c 就有相应一 个代的封装技术相配合，可以说一代电子整机，便有一代电路、一代器件和一 代电子封装。据报道【5 1 ：电子产品体积的7 0 9 9 由封装手段决定；封装占产品 成本的3 0 8 0 ；超过5 0 的产品失效与封装有关；6 0 以上的热阻源于封装； 5 0 以上的信号延迟源于封装；5 5 的电阻源于封装。微电子技术的飞速发展， i c 的集成度和复杂度越来越高，对微电子封装技术提出了更高的要求：更多的 引线、更密的内连线、更高的组装密度、更小的尺寸、更大的热耗散能力、更好 的电性能、更高的可靠性等。 1 1 2 电子封装简介 集成电路封装是微电子工业中一个非常重要的环节，它不仅关系到集成电路 】 电子科技大学微电子与固体电子学院硕士论文 性能的可靠性，而且对电路的电性能和热性能以及整机的小型化和集成化，均有 重要的作用。i c 芯片功能的实现，要靠连接引出线号，即靠封装组成半导体器 件，因此，封装不仅是i c 支撑、保护的必要条件，也是其功能实现的组成部分， 没有封装的芯片无任何存在意义。所谓集成电路封装，就是将一个具有一定功能 的集成电路芯片，放置在一个与之适应的外壳容器中，为芯片提供一个稳定可靠 的工作环境。封装也是芯片各个输入、输出端向外过渡的连接手段，从而形成 个完整的整体，并通过一系列的性能测试、筛选，以及各种环境、气候和机械的 试验，来确保电路的质量。因此，集成电路封装的目的在于保护芯片不受或少受 外界环境的影响，并为其提供一个良好的工作条件，从而使集成电路具有稳定正 常的功能1 6 】。 根据美国乔治亚理工学院的r a or t u m m a l a 等主编的微电子封装手册中的定 义【7 】，封装具有以下几个基本功能【即( 如图1 1 所示) ： 为芯片提供电流通道； 信号传输，各种输入输出信号和电源地只有通过封装上的引线才能将 芯片和外部电子系统沟通，集成电路的功能才能得以实现； 为芯片产生的热量提供散热通道； 为芯片提供机械支撑并保护芯片不受恶劣环境污染。 ( c ) h c a td i s s i p a t i o n 槲 ( b ) p o w e r d i s t r i b u t i o n ( d ) p a c k a g e p r o t 。c u o n 图1 1 电子封装的四种主要功能 按照制作和安装上的先后顺序，电子封装一般可划分成如下几个级别一1 ： 芯片本身的内部连接，即门电路的连接，通常被称为零级封装； 第一级封装是器件上单个或多个芯片与衬底连接并被封闭的过程- 可分为两 类：包含单个芯片，叫做单芯片模块( s c m ) ；能支持多于一个芯片，叫做多 2 ”强p粼 鬻 一 里王型垫盔堂堂皇王量旦堡皇王兰堕堡主笙苎 芯片模块( m c m ) ： 第二级封装是器件与印刷电路板的连接； 第三级封装是指各个印刷电路板在母板上的连接： 再往后就是母板之间的连接。 下图1 2 给出了电子封装的分层。 图1 2 电子封装系统中前三级封装组装层次 11 3 电子封装的演变及发展趋势 长期以来半导体集成电路和封装互连技术并没有得到协调发展。因此，几十 年来，尽管半导体集成电路工业发展的非常迅速，技术也十分先进，但封装、组 装后的产品依然没有达到预想的性能，这也成为制约电子产品小型化的瓶颈。人 们在长期的实践和应用中终于揭开了阻碍微电子发展的奥妙是封装而不是芯片。 现在这个问题在一些发达国家已取得普遍共识。到8 0 年代，微电子封装进入了 突破性的发展时期，逐渐从传统的面向分立器件而转向子系统或者系统( 最终用 户) ，故微电子封装包括组装和封装两方面的含义。 自从1 9 4 7 年世界上第一只晶体管出现以来，特别是自大规模集成电路 ( l s i ) 、超大规模集成电路( v l s i ) 及专用集成电路( a s i c ) 飞速发展以来，随 之形成的各种先进微电子封装技术也取得了迅猛的发展【i “”j 。 二十世纪6 0 年代、7 0 年代，中小规模集成电路( i c ) 、曾大量采用i o 数 十个引脚的插装技术，后来发展成为这个时期的主导封装产品双列直插式组 装( d i p ) 。这一类型的特点是：封装外型尺寸较大，占据了p c b 板的很大面积， 密度及频率难以提高，不能满足高效自动化生产的要求。所以不是一种很理想的 封装选择。二十世纪8 0 年代出现了表面安装技术( s m t ) ，相应的i c 封装形式发 电子科技大学微电子与固体电子学院硕士论文 展为适合表面贴装的短引线或无引线的s m d 结构，如无引线陶瓷片式载体 ( l t c c ) 、塑料有引线片式载体( p l c c ) 分、小外型封装( s o p ) 等；用以封装数 十个i 0 引脚的中规模集成电路( t s i c ) 或较低i 0 的l s i 。在此基础上，经十 多年研制开发出的塑料四边引线扁平封装( p q f p ) ，不但解决了较高i o 数的l s i 的封装问题，而且适于使用s m t 在p c b 或其它基板上进行表面贴装，使p q f p 终 于成为s m t 的主导微电子封装形式之一。其问，为了获得更高的i o 的l s i 、v l s i 和a s i c 封装结构，又开发出面阵结构引脚的针栅阵列( p g a ) 。但这一时期的封 装在封装密度、i o 数及电路频率方面还是难以满足a s i c 、微处理器发展的需要。 二十世纪9 0 年代初，p q f p 在不断缩小引线间距达0 3 m m 工艺技术极限时， 对于封装、贴装、焊接更高i 0 引脚的v l s i 和某些a s i c 时遇到难以克服的困难。 这时，以面阵列、焊球凸点为i o 引脚的焊球阵列封装( b g a ) 应运而生 1 4 - 18 。 它的几个主要技术变化有：引线结构从四周排布改为向整个底部的阵列排布；阵 列节距尺寸增大；i o 数增多等。它适应v l s i 芯片商密度、高性能、多功能及 多i o 引脚封装的要求，因此，b 6 a 一出现便成为c p u 、主板芯片的最佳选择。 近几年，b o a 更加小型化，出现了芯片尺寸封装( c s p ) 和直接贴片( d c a ) 等封 装。 更重要的是，9 0 年代以来随着电子装备对小型、轻量、高速、多功能化的 迫切要求，以及半导体集成电路向l s i 、v l s i 、v h s i 发展，在混合集成电路技 术和表面组装技术( s m t ) 的基础上发展了新一代电子组装技术微组装技术。 微组装技术是在高密度多层互连基板上，采用微焊接和封装工艺组装各种微型化 片式元器件和半导体集成电路芯片，形成高密度、高速度、高可靠的三维立体机 构的高级微电子组件的技术。多芯片组件( m c m ) 就是当前微组装技术的代表产 品。它将多个集成电路芯片和其他片式元器件组装在一块高密度多层互连基板 上，然后封装在外壳内，是电路组件功能实现系统级的基础。m c m 采用 d c a f d i r e c tc h i pa t t a c h ，裸芯片直接安装技术) 或c s p ，使电路图形线宽达到几 微米到几十微米的等级。在m c m 的基础上设计与外部电路连接的扁平引线，间 距为o 5 m m ，把几块m c m 借助s m t 组装在普通的p c b 上就实现了系统或系统 的功能。 当前m c m 已发展到叠装的三维电子封装( 3 d ) ，即在二维x 、y 平面电子封 装( 2 d ) m c m 基础上，向z 方向，即空问发展的高密度电子封装技术，实现3 d ， 不但使电子产品密度更高，也使其功能更多，传输速度更快，性能更好，可靠性 更好，而电子系统相对成本却更低。对m c m 发展影响最大的莫过于i c 芯片。 因为m c m 高成品率要求各类i c 芯片都是良好的芯片( k g d ) ，而裸芯片无论是 生产厂家还是使用者都难以全面测试老化筛选，给组装m c m 带来了不确定因 4 电子科技大学微电子与固体电子学院硕士论文 素。c s p 的出现解决了k g d 问题，c s p 不但具有裸芯片的优点，还可像普通芯 片一样进行测试老化筛选，使m c m 的成品率才有保证，大大促进了m c m 的发 展和推广应用。目前m c m 已经成功地用于大型通用计算机和超级巨型机中，今 后将用于工作站、个人计算机、医用电子设备和汽车电子设备等领域。 1 2 多芯片组件( m 洲) 1 2 1 m c m 的定义 m c m ( m u l t i c h i pm o d u l e ) 通常称为多芯片组件，也有人称其为多芯片模 块、多芯片封装或热导模块。这是一种继上世纪8 0 年代出现表面安装技术s m t 后在9 0 年代在微电子领域兴起并得到迅速发展的一项引人瞩目的新技术。业界 普遍认为m c m 是一种适用于v l s i 器件的封装形式，也是目前能极大限度发挥 高集成度、高速半导体i c 的优良性能、制作高速电子系统，实现电子整机小型 化、高性能和多功能的有效途径。也正是由于m c m 具有布线密度高、互连线短、 体积小、重量轻和性能优良的诸多优点而普遍受到世界各国的高度重视，并被广 泛应用于计算机、通信、军事、航空航天和汽车等领域。下图1 3 是m c m 的 一个例子。 图1 3 多芯片组件模块实例 m c m 的确切定义目前还众说纷纭，从不n n n n ，对m c m 技术的本质和 内涵有不同的理解，如从混合集成电路角度认为m c m 是一种高级的混合集成电 路；从电子封装角度则认为m c m 是一种先进的封装形式；从微电子组装角度看 5 电子科技大学微电子与固体电子学院硕士论文 则将m c m 看作是一种高密度的电路集成组件等。我们对m c m 的定义是：是将 2 个或2 个以上的大规模集成电路裸芯片和其他微型元器件( 含片式化元器件) 电 连接于同一块共用的高密度互连基板上，并封装在同一个外壳内所构成的具有一 定部件或系统功能的高密度微电子组件。其基本构成如下表1 2 所示 表1 2 多芯片组件的组成 组成 说明举例 i c 、l s i 芯片，r 、l 、c 微型元件； 芯片与固定 芯片粘附，引线键、t a b 、倒装片等 芯片等与基片的电气、机械连接 形成芯片阃、元器件间的电路连接、 c u 聚酰亚胺，w a 1 2 0 3 ，a l ( a u ) s i 0 2 互连线 构成金属电介质结构图形等 形成层间内部互连结构与承载l s im c m c ，m c m - l ，m c m d ，m c m d m c m 基板 芯片的载体平面，有时需另外封装c ，m c m ，s i 等 信号互连线的结构性支撑；信号内部 基板底座 硅、陶瓷、有机绝缘层、金属等 连线与外界输入输出的连接构成体 附属的结构性支撑、环境保护以及实 封装体陶瓷封装、塑封绝缘组件 现与外界信号，电源的连接 组件与母板的电连接，构成m c m 组 组件级连接 p g a h o a c 、翼形引线等 件群或组件支架的整体部分 下图1 4 是m c m 的示意结构。 三维甜墟 维系扪稚蠡多鹾；籀板 夕 引m 赉 图1 4 m c m 的示意结构 6 电子科技大学微电子与固体电子学院硕士论文 1 22m c m 的分类与特点 m c m 因使用的材料与工艺技术的不同，种类繁多，其分类方法也应认识角 度的不同而异。可按基板类型分类，也可按基板制作工艺来分。目前国内一般是 按基板类型进行分类，分成厚膜m c m 、薄膜m c m 、陶瓷m c m 和混合m c m 。 国际上比较流行的是按基板材料与基板制作工艺来分类，分成如图1 5 所示的 三个基本类型，即m c m l ( 叠层多芯片组件) 、m c m c ( 共少陶瓷多芯片组件) 和 m c m d ( 淀积多芯片组件) 。 f ，。， f 广内外屡开口型多瞪板 。l b + 咐* 掣娶；带孑l 尘i 兰崩： 石 - 。一 1 里j l 寸皿1b ，五? i * 1 巩 选艇瓠 t i j t r u 一1 一、”辫浆榴n 1 t c 淞m一孵“一c l 觚础士l 成1 赴l 粕- - 受l 兰。目：i ，tt r u fi口女目二m - ? p ，露m 冉登，掰魄舰 nr l z 酊、 一”l j u r 一n i r o r q m ， n ，e ，件t + 6 、 t 州 - 一d m ( 金属耩扳) # c 引蹿艘聃 l 一 ( 蓝宝石撩板) 按 按基板类型分类 ) 分类 图i 的类型 ( 1 ) u pl 啪i n a t e ) 称为叠层型型多芯片组件，是采用高密 度多层印制电路板构成的 ，也包含双面叠层高密度基板通常认为使用传 统工艺和材料制造的高密度基板上组装有裸芯片的组件就是 ，这个 定义包含三部分，即传统 技术、高密度叠层基板和组装的是裸芯片。这种 的优点是成本较低，制造工艺比较成熟，同传统 相比具有性能优势。 缺点是散热差，各种材料的热胀系数不匹配。和另两种 相比其封装效率和 性能较低，因此常应用于消费类电子产品和个人计算机等民用领域。 一典 7 电子科技大学微电子与固体电子学院硕士论文 型的机构如图1 6 所示。 图1 6m c m l 的典型结构 ( 2 ) 胂0 埘- c m c m - c ( m u l t i - c h i pm o d u l ec e r a m i c ) 称为c 型( 厚膜陶瓷型) 多芯片组件，是 采用高密度多层厚膜布线和多层陶瓷基板制成的一种先进的m c m ，其特点是各 导体布线层之间夹有陶瓷介质绝缘隔离层，层内含有多个纵向互连通孔。按陶瓷 基板的不同还可分为厚膜多层( t f m ) 基板和共烧陶瓷多层基板两类，后者又可分 为高温共烧陶瓷( h t c c ) 多层基板和低温共烧陶瓷( l t c c ) 多层基板两种。m c m c 的成本适中，具有较高的布线层数、布线密度、封装效率和优良的可靠性、电性 能与热性能。其性能介于m c m l 和m c m d 之间，广泛应用于中规模和中速产 品。m c m c 的典型结构如图1 7 所示。 f i 低温共烧陶 瓷基板 图1 7m c m c 的典型结构示意图 其制造工艺的一般过程如下图1 8 和1 9 所示： 8 焊区 y 信号层 x 信号层 过渡层( 电阻) 接地、电源 电子科技大学微电子与固体电子学院硕士论文 图1 8 其烧陶瓷多层基板的主要工艺步骤 ，氩 太 低温共烧陶瓷多层基板的，= i 二艺流程高温共烧陶瓷多层撩板的：c 艺流程 图1 9 共烧陶瓷多层基板的工艺流程 ( 3 ) m c m d m c m d ( m u l t i c h i pm o d u l e d e p o s i t e d t h i nf i l m ) 称之d 型( 淀积薄膜型) 多 芯片组件，它是一类在s i 、陶瓷或金属基板上采用薄膜工艺形成高密度互连布线 而构成的m c m 。按照所用的基体的材料叉可分为： m c m d c 陶瓷基体薄膜多层布线m c m ； 9 是 蠡l 珏 一一皇王型垫丕堂堂皇量量旦堡皇王堂堕堡圭丝苎 m c m d m 金属基体薄膜多层布线m c m ； m c m s i 硅基体薄膜多层布线m c m 。 m c m - d 是多芯片组件中的高级产品，和前述两种相比，它的布线线宽和线 间距都最小，具有很高的布线密度、封装效率和更好的传输特性。但m c m d 的 成本也比较高。这种m c m 适用于要求组装密度高、体积小的高速信号传输和数 据处理系统。其典型结构如图1 一l o 所示： 图1 1 0m c m d 的典型例子 这是由美国田纳西洲大学开发的一个数字信号处理多芯片组件，尺寸3 7 m m x 3 7 m m ，包括有3 2 位浮点d s p 、1 2 8 ks r a m 、6 4 kf l a s h 、1 0 kf p g a 和6 通道a d c 。这块组件获得了1 9 9 6 年m e n t o rg r a p h i c sp c b m c m 设计的一等奖。 下表1 3 是前述三种m c m 的比较： 表1 3m c m 的分类与比较 m c m cm c m - dm c m l 烧结陶瓷低烧陶瓷 s i 陶瓷金属p c b 布线密度( c m c m 2 1 2 04 04 0 02 0 01 0 0 晟小线宽( u m ) 1 2 5 2 0 01 2 5 2 0 01 0 2 5l5 1 0 0 5 0 0 - 1 0 0 最小闼距( “m ) 1 2 5 3 7 51 2 5 3 7 51 0 - 一3 03 5 1 s1 0 0 - - 3 0 0 基扳介电常数9 5 88 - 1 63 - 3 5 绝缘层介电常数953 6 3 缶3 0 5 i o ( 端数c m 2 ) 1 5 5 01 5 6 0g 3 08 0 01 5 0 0 瞍周i o 数 1 6 0 0 - - - 6 4 0 01 6 0 0 - 6 4 0 08 0 0 2 3 0 08 0 0 - 2 3 0 01 6 0 0 - 3 2 0 0 终端电阻可内藏可内硪可内藏可内藏或表面安装可内藏或表面安装 1 0 电子科技大学微电子与固体电子学院硕士论文 1 2 3m c m 的优势 m c m 受到各个国家的高度重视并投入了大量财力人力进行研究，主要还是 在于它具有一系列的优点，尤其是它的出现可以极大地缩短研制高难度集成电路 的周期和减少投资。下面具体谈谈m c m 的优势： ( 1 ) 由于m c m 采用的是高密度互连布线基板和裸芯片组装，有利于实现组 件或系统的高性能化、高速化。下图1 1 1 为m c m 在布线长度方面的优势。 以 - l 的 舢r 线 慑 ，变 图1 1 lm c m 对布线长度减少的效果示意 ( 2 ) 实现了电子封装的高密度化、小型化和轻量化； 由于m c m 采用多层布线基板，将未封装的i c 安装在同一个基板上，省 去了单个i c 芯片的封装材料和工艺，是组件的体积尺寸、焊点数量、i 硒数都大 为减少，组装效率可以高达8 0 一9 0 ，和相同功能的s m t 部件相比，重量可以 减轻9 0 。下图1 1 2 为m c m 在减少面积方面的效果。 瓣瓣豢 攀瓣霉 约黼疆芯片面秋的5 8 倍 图1 1 2m c m 对基板组装面积的缩小效果 电子科技大学微电子与固体电子学院硕士论文 _ _ _ _ - - - _ _ - ( 3 ) m c m 有利于提高电子产品的可靠性 一般的电子产品出现故障多发生在焊点、互连部分，采用裸芯片的多芯 片组件使电子整机的组装层次大大减少，即m c m 集l s i 、v l s i 、电容、电阻等 元器件于体，避免了元件和器件级组装，因为电子产品的失效约9 0 是有封装 和电路板互连部分，从而提高了产品的可靠性。和p c b 的s m t 组件相比，其可 靠性更高的原因主要在于： a ) 单位面积内的焊点数减少了9 5 ： b ) 单位面积内的密封i o 数减少了8 4 ； c ) 单位面积内的密封盖板减少了6 7 ； d ) 单位面积内的接口减少了7 5 ； e ) 热应力和过载应力明显减少： f ) 减小了扩散、晶粒增长和金属间化合物的增长； 9 1 减少了对腐蚀和潮气的敏感性。 ( 4 ) m c m 有利于实现高散热的封装 多芯片组件避免了单块i c 封装带来的热阻、引线及焊接等一系列问题。 1 2 4m o m 技术发展现状 m c m 技术从七十年代末开始发展应用，到九十年代中期，世界上有5 0 6 0 的薄膜混合集成电路采用了m c m 技术。目前，由于m c m 在组装效率、信 号传输速度、屯性能以及可靠性等方面具有独特优势，m c m 技术已进入全面应 用阶段。它以布线密度高、互连线短、体积小、重量轻和性能优良等显著特点受 到世界各国屯子整机商的重视，并且是目前能最大限度发挥高集成度、高速半导 体i c 性能，制作高速电子系统，使整机小型化的有效途径，所以被广泛用于如 计算机、通信、雷达、数据处理、宇航、军事等领域。国际上对此技术赋予了极 大重视，并制定了相应的发展计划。其中，美国已把m c m 确定为2 0 1 0 年前发 展的十大军民两用高新技术之一。日本、欧洲五国( 英、法、瑞典、奥地利和芬 兰) 、台湾地区、i b m 等也都投入巨资发展此项技术。同时m c m 技术出现了分 流现象，m c m 本指任何封装里包含1 个以上芯片器件。但在过去m c m 往往是 定制的、昂贵的、通常含有几十甚至几百个芯片的薄膜陶瓷封装器件，主要用于 航天航空、军事、巨型计算机等领域。随着计算机应用的日益普及，迫切需求成 1 2 电子科技大学微电子与固体电子学院硕士论文 本低，封装芯片少的m c m 。有些新的多芯片器件就改称为少量芯片封装f c b 器 件或多芯片封装m c p 器件。这些器件般只分装了2 5 个芯片。典型的一种 m c p 是把两种存储芯片( s r a m ，静态随机存储器和f l a s h ，快闪存储器1 组装在 球栅阵列b g a ( b a l l g r i d a r r a y ) 封装里。 总之，国外m c m 的发展己开始走入成熟阶段。其研究重点放在两个方面： 一是m c m 的应用和m c m 的成本降低及其相关技术问题：二是m c m 的可靠性 研究。其中m c m 的可靠性研究重点为四个方面：( 1 ) 多层基板布线金属与隔离 介质界面结构和反应状况：( 2 ) 层间互连通孔的互连可靠性；( 3 ) 表面组装焊接 部位的应力分析；( 4 ) m c m 的温度场及热分析。国外通过对m c m 的大量应用 和可靠性分析，认为影响m c m 可靠性的因素和关键在于m c m 中各芯片的结温 和芯片互连部分。因此，其可靠性研究也是针对这两部分来开展的。 我国h i c 的研制始予六十年代初，从九十年代开始，军用h i c 的发展进入 一个新阶段，m c m 及其相关技术的开发也取得初步进展。电子4 3 所，2 4 所和 1 3 所等在军用m c m 设计和伟9 造方面取得了一批高水平的科研成果，有几种产 品已小批量生产，用于军事、宇航电子设备。但与国外相比，在工艺技术、生产 设备、产品数量和品种以及可靠性方面，仍存在一定差距，应用范围也相当有限。 1 3m c m 的可靠性研究 1 3 1 可靠性 在人们的日常生产和生活中，经常会涉及到产品的可靠性问题。按照国标的 定义【挣1 ，可靠性是指产品在规定的条件和规定的时间内，完成规定功能的能力。 随着技术的进步，半导体器件从分立走向集成，从s s i 发展到u l s i 。现在已可 将近l 亿个器件集成在一块芯片上。由于器件尺寸不断缩小，数量不断增加，改 进了电路的功能，使电路日趋复杂，而可靠性问题也日益显得重要。i c 的应用 已深入到国民经济各部门，相应的i c 的可靠性也日益显得迫切与重要。国内外 有很多由于可靠性引起失效的例子，例如，1 9 5 7 年美国先锋号卫星因一个价值2 美元的器件失效，造成价值数百美元的卫星坠毁。因此，在微电路发展的同时， 其可靠性的重要性也逐步为人们所认识，并得到密切关注与重视。 为确保器件工作的可靠性，有关可靠性工作的主要内容包括基础、技术、管 理等方面的工作。基础部分指相关的数理统计、可靠性数学模型、失效物理等可 靠性有关理论以及可靠性有关实验设备，如环境实验设备、可靠性实验设备、检 皇量! ! ! 墼兰塑皇至量旦笪皇王堂堕堡主堡窒 测分析仪器设备等。技术部分包括产品可靠性和使用可靠性，其中产品可靠性又 包括可靠性设计、制造工艺流程的可靠性、可靠性试验和失效检测分析等。管理 主要指按照政府、社会和企业管理体系，制定和执行可靠性纲要和标准，进行可 靠性监督评审，可靠性信息收集、管理和反馈等。 1 3 2 电子封装的可靠性 电子封装的可靠性是以评价电子封装体系抵抗器件功能退化能力来评价的。 在微电子封装设计中，封装可靠性必须是重点考虑的问题。随着电子封装复杂型 的增加，如果等封装制造出来后才发现设计上的可靠性有问题那就为迟已晚。可 靠性必须是电子发展设计中的重要内容，而不是器件开发出来以后的附加工作， 如图i 一1 3 所示。“可靠性是靠设计、制造出来的”，已成为普遍接受的观点。 图1 1 3 电子封装可靠性设计关系图 可靠性实验是为评价分析产品，而对受试的样品加一定的加载，包括电加载， 热加载，机械加载或其综合。通过试验检查样品的各种性能参数是否仍旧符合技 术指标，从而判断样品是否失效或可靠。常见的机械试验有：机械振动试验，机 械冲击试验，恒定加速度试验，引线强度试验，键合强度试验等。常用的环境试 验有温度循环试验，热冲击试验，高温储存试验，潮热试验，高压蒸汽试验，密 封试验等。还有一些特殊的试验如抗核辐射试验等。另外还有可靠性筛选试验， 通过各种方法将有质量问题而可能发生早期失效的产品予以剔除和淘汰。 器件的可靠性研究验证工作，包括可靠性实验及分析，其目的方面是评价、 鉴定集成电路器件的可靠性水平，为整机可靠性设计提供参考数据，另一方面， 就是要提高产品的可靠性。这就要求对失效产品作必要的分析，找出失效模式， 分析失效机理研究失效原因，制定纠正和改进措施。此外进行产品失效分析可以 帮助确定何种筛选对提高产品的使用可靠性有效，以及用什么筛选条件为最合适 等。集成电路封装主要失效模式见表1 4 。常见的失效机理有由芯片损伤引起 1 4 电子科技大学微电子与固体电子学院硕士论文 的失效，引线键合引起的失效，芯片结温过高引起的失效等。用于失效分析损伤 探测的仪器主要有超声显微镜、x 射线显微镜等无损检测手段以及扫描电子显微 镜，投射电子显微镜，电子探针，离予探针，俄歇电子能谱仪，红外热分析仪等。 表1 4 电子封装主要的失效模式 电信号失效模式物理失效机理 引线键合失效：内部微小空洞；接触弹簧蠕变：腐蚀；疲劳裂纹； 开路 机械损伤；可分离接触断裂 腐蚀：电解枝状晶体形成：引线位移；电介质击穿；环氧树腊性 短路 能改善；过热 电路带干扰不稳定接触；不稳定温度分布 1 3 3 高温热致失效引起的封装可靠性 由于i c 技术向高集成化方向不断发展，同时为了提高电子器件的性能，降 低器件价格，增加器件的可靠性，需要将芯片封装在个尽可能小的空间，即通 常所说的高密度电子封装。芯片功率的不断增加和封装体积的不断减少导致电子 元件的功耗和发热率迅速增加，以致元器件及整体设备的散热问题成为阻碍电子 技术继续向前发展的一个至关重要的问题，过高的温度会致使集成电路和封装失 效。据研究表明，电子器件的可靠性与其工作温度关系密切，器件可靠性不高的 主要原因之一是热设计不合理，很多失效机理都与温度有关。一般认为，根据阿 列乌尼斯定律，化学反应的速率随温度呈指数规律变化，温度每升高1 0 ，反 应速率即增加一倍【2 0 1 ，失效率也增加一倍，即可由阿伦尼斯经验方程得出电子元 器件失效时间与温度的关系式，如公式( 1 一1 ) 所示： a t = ( t j t ：) e x p e j g 。( 1 f i t ，) 式中：卧一不同温度下元器件失效时间比值；e 。激活能( e v ) ；k h - - 波尔兹 曼常数( e v k ) ：t 。一温度t 下的元器件失效时间( h ) ；t 。一温度t 。下的元器件 失效时间( h ) 。 由此可知，元器件的失效率与其结温成指数关系，性能则随结温升高而降低。 电子设备中的失效机理也遵循这一规律，特别是半导体器件在经受高的应力和温 度时其失效率就会增加。因此保持结温越低，系统的可靠性就越高。工作温度过 高，即便未造成失效的结果也会降低产品的性能，因为很多元器件在高温下不能 正常发挥工作性能，使整个系统性能变坏，过热温度成了一种最危险的破坏因素。 因此，电子元件高密度的封装使其封装可靠性的热设计不得不面临既要维持高的 热产生率又要保持相对低的器件温度这样的问题a 作为当代先进微电子组装技术代表的多芯片组件( m c m ) ，其封装的热失效问 1 5 一 皇王型垫查堂丝皇量量旦堡皇王堂堕堕圭堡奎 题尤为突出：多芯片组件( m c m ) 采用了新的封装技术，缩短了芯片间互连线的长 度，极大地提高了组装密度，但随之而来的是功率密度的增大。m c m 中根据系统 需要有时会装入超大规模集成电路( v l s i ) 和超高速集成电路( v h s i c ) ，这些芯 片本身的功率密度就很大。如v h s i c 的功率密度为2 5 w c m 2 至1 2 5 w c m 2 ，甚至 l o o w c m 的芯片，组件级的功率密度也将达到2 5 w c m 2 。这就导致一方面，随着 组件中所使用的芯片数的增多、芯片集成度的提高和总功耗的增加，m c m 组件的 发热量增大，内部温度急剧上升。另一方面，小型化的要求和封装体积的缩小， 又使散热面积相对减少，热阻增加【2 “。其结果必然使得组件单位体积发热功率不 断增大，如果结构设计或材料选择不合理，m c m 工作时产生的热量不能很快地散 发出去，会导致m c m 内外的温度梯度过大，在m 内部形成过热区或过热点，尤 其对于大功率或高集成度m c m ，热集中问题更为突出。 多芯片组件不合理的热设计将诱发一系列的问题：如局部过热引起晶片结区 烧毁或元器件性能恶化；温度分布不均匀及差异过大影响信号的传输特性；材料 热膨胀系数不匹配引起热应力，产生翘曲、裂纹，甚至使电路结构失效和破坏。 因此，多芯片组件散热技术的研究已受到人们的广泛重视 2 2 - 2 3 】，其热设计技术更 是m 可靠性设计的关键技术，要对电路的功率处理能力和组件的热性能进行评 价，据此采用合适的散热或冷却技术，使组件达到预期的性能指标和可靠性指标。 1 3 4 微电子封装可靠性的研究方法 微电子封装可靠性研究的重要内容是可靠性的热设计。对于多芯片组件来 说，热设计主要包括对组件及其冷却系统进行热分析，通过计算、模拟和测量得 到组件中各元器件的温度和温度分布。合理的热设计前提是必须了解整个封装的 热场分布，即准确的热分析技术。热分析是对一个具体设计方案的热场分布进行 计算和分析，获得温度场分布及其极值点，反馈至布局布线和热设计过程中，提 供具体的改进方案，形成一种设计、分析、再设计、再分析的设计流程，最终使 m c m 的热稳定性得以改善。对微电子封装热设计方案的热分析有两条重要要求： 1 预计封装中各器件的工作温度； 2 使热设计最优化，以提高可靠性。 热分析的目的是以最好的经济效益获得热设计所需要的准确信息。并且热分析不 需要消耗硬件，仅通过定性分析来考察影响封装热设计的各因素。m c m 组件热分 析的任务之一是使所设计的组件在使用过程中结温不超过额定值。一方面为控制 热源、合理安排热源位置提供依据：另一方面为散热器和其他冷却装置的设计提 供依据。具体说就是确定y i c m 封装的热特性即热阻，考察各封装参数对热阻的影 响，选择散热途径和散热方式，在满足可靠性要求的前提下