（计算机系统结构专业论文）芯片验证测试及失效分析技术研究.pdf

摘要 验证测试担负着检测芯片设计和检验测试程序正确性的双重任务，足芯片开发中不 可或缺的重要环节。失效分析是验证测试的重要方面，它为探求芯片失效机理与优化验 证测试流程奠定了基础。当前验证测试面临的挑战日益增加，并随着半导体工艺技术的 发展涉及到设计、制造等领域。开发一种低成本、高效率、全面的验证测试策略成为新 的焦点问题之一。针对中科院计算所龙芯c p u 芯片等验证测试项目中存在的实际问题， 本文在测试开发流程、失效分析流程等方面进行了研究，取得了以下研究成果： 1 针对该款芯片测试中频率高、时序严格、数据量大以及单一测试方法覆盖率低、 测试成本高等问题，建立了一个实际可行的验证测试及失效分析流程。该流程综合采用 结构测试、功能测试、参数测试等测试方法，采取“发现故障即停止”的测试方式，根 据芯片首次失效的位置对失效芯片进行b i n 的分类，有效增强了分析的针对性，缩短了 测试时间。以测试项目有效性信息和测试资源信息为决策依据，设计了一个优化测试流 程的算法，同穷尽枚举算法( n ! ) 和动态规划算法( o ( d n 2 ”) ) 相比，计算复杂度降低为 o ( 幽，) ( d 表示待测电路的数目，n 表示待排序的测试项目的数目) 。 2 基于s h m o o 图等特性分析，采取不同的实验方案对测试项目以及与频率特性相关 的故障进行了客观分析。实验数据表明，各测试项目对失效芯片的覆盖范围没有“包含 关系”，只有采取多个测试项目互为补充的方案，才可能保证较好的验证测试质量同时 发现，当提高测试频率，失效芯片被发现的几率随之增加，这说明与频率特性相关的故 障在高频环境下更加活跃，高频测试( 如真速测试) 是验证测试中必不可少的测试项目。 3 针对该款芯片传统的“串行模式”测试开发流程中存在的效率低、周期长、交互性 差等问题，提出了一个“并行模式”开发流程。该流程中验证测试与生产测试并行开发， 有效增强了设计者、测试者、生产者的交互性，既可共享设计、测试程序、测试向量等 信息，又可在投片前完成测试向量调试与相关设置，从而能更快的启动验证测试及生产 测试，缩短整体测试开发周期，降低测试成本。 关键词：验证测试失效分析可测试性设计生产测试真速测试 r e s e a r c ho nv a l i d a t i o n r e s ta n df a i l u r e a n a l y s i so f v l s ic h i p t a ny a n z h u o ( c o m p u t e r a r c h i t e c t u r e ) d i r e c t e db yl ix i a o w e i t h ev a l i d a t i o nt e s th a sb e e nan e c e s s a r ya n di m p o r t a n tp r o c e s s ，w h i c ha s s u m e st h ed o u b l e t a s ki nc h e c k i n gt h ec o r r e c t n e s so f b o t ht h ed e s i g na n dt e s tp r o g r a m s f a i l u r ea n a l y s i si sam a i n a s p e c to ft h ev a l i d a t i o nt e s ta n di tp r o v i d e st h ef u n d a m e n t a lw a y sf o rt r a c i n gt h ef a i l u r e m e c h a n i s m sa n do p t i m i z i n gt h ev a l i d a t i o nt e s tf l o w t o d a yt h ev a l i d a t i o nt e s tf a c e st h e i n c r e a s i n gc h a l l e n g e sa n dw i t ht h ed e v e l o p m e n to ft h es e m i c o n d u c t o rt e c h n o l o g y i th a s i n v o l v e dm a n yf i e l d s ，s u c ha st h ed e s i g n , m a n u f a c t u r e ，a n ds oo i l t od e v e l o pag e n e r a l v a l i d a t i o nt e s ts f f a t e g yw i 出l o wc o s ta n dh i g he f f i c i e n c yh a sb e e nan e wf o c u s e di s s u e t ot h e p r o b l e m si nt h ev a l i d a t i o nt e s tp r o j e c to f t h eg o d s o nc h i pi nt h ei c t c a s 1 ，w eh a v eg o tt h e f o l l o w i n ga c h i e v e m e n t so nt h et e s td e v e l o p m e n tf l o w , t h ef a i l u r ea n a l y s i sf l o w ，e t c 1 f o rt h ep r o b l e m si nt h et e s to ft h i sc h i p ，s u c ha sh i 曲一f r e q u e n c y ，r i g o r o u st i m i n g ， h i g h - v o l u m ed a t a , l i m i t e dt e s tc a p a c i t yo fas i n g l et e s tm e t h o d ，h i 曲t e s tc o s t , e t c w es e tu pa f e a s i b t ev a l i d a t i o nt e s ta n da n a l y s i sf l o w 1 1 1t h i sf l o wat r a d e o f fo fm u l t i p l et e s tm e t h o d si s a d o p t e d , w h i c hi n c l u d e ss t r u c t u r a lt e s t , f u n c t i o n a lt e s ta n dp a r a m e t r i ct e s t u s h a gt h et e s tm o d eo f “s t o pa sf i n d i n gt h ef a u l f a n db a s e do nt h ep o s i t i o no f t h ef i r s tf a i l u r e w ec a nl a b e lt h ef a u l t y c h i p si n t od i f f e r e n tb i n s b a s e d0 1 1t h ei n f o r m a t i o no ft h et e s ti t e me f f i c i e n c ya n dl i s tr e s o n r c e s , w ed e s i g na na l g o r i f l u nt oo p t i m i z et h ev a l i d a t i o nt e s tf l o w c o m p a r e dw i t ht h ee x h a u s t i v e a l g o r i t h m ( n ! ) a n dd y n a m i cp r o g r a m m i n ga l g o r i t h m ( o ( 幽2 ”) ) ，i t sc o m p u t i n gc o m p l e x i t yi s d e c r e a s e dt oo ( d d ) fdi st h en u m b e ro fc i r c u i t st e s t e d 。a n d 珂i st h en u m b e ro ft e s ti t e m st ob e o r d e r e d ) 2 b a s e do nt h ec h a r a c t e r i z a t i o na n a l y s i ss u c ha ss b r n o op l o t e t e w em a k es o m eo b j e c t i v e a n a l y s i so nt h et e s ti t e m sa n dt h es p e e d r e l a t e df a u l t sb yu s i n gd i f f e r e n te x p e r i m e n t s a st h e e x p e r i m e n t a ld a t as h o w e d , t h ec o v e r a g ea r e a so f e a c ht e s ti t e ma r en o tm u t u a l l yc o n t a i n e d s ot o g u a r a n t e et h eb e t t e rv a l i d a t i o nt e s tq u a l i t y , w em u s ti n 臼o d u c eat r a d e o f f o f m u l t i p l et e s tm e t h o d s t om a k et e s ti t e m ss u p p l e m e n t e de a c ho t h e r w ea l s of i n dt h a tt h ep r o b a b i l i t yo ft h ef a u l t yc h i p s f o u n di si n c r e a s e da sw ei n c r e a s et h et e s tf r e q u e n c y i ti sp r o v e dt h a tt h o s es p e e d - r e l a t e df a u l t s a l em o r ea c t i v ei nt h ee n v i r o n m e n to fh i g hf r e q u e n c ya n dt h eh i g h - s p e e dt e s t ( e g a t - s p e e dt e s t ) i san e c e s s a r yt e s ti t c mi nt h ev a l i d a t i o nt e s t 3 f o rt h et r a d i t i o n a l “s e r i a l m o d e t e s td e v e l o p m e n tf l o wo ft h i sc h i ph a ss u c h d i s a d v a n t a g e sa sl o w - e f f i c i e n c y ，l o n g - p e r i o d ，l a c ko fi n t e r c o m m u n i c a t i o n , e t c ，w ep r o p o s ea p a r a l l e l - m o d e f l o w t h i sf l o wm a k e st h ed e v e l o p m e n to ft h ev a l i d a t i o nl i s tp a r a l l e lw i t ht h e m a n u f a c t u r et e s ta n de n h a n c e st h ei n t e r c o m m u n i c a t i o nc a p a c i t yb e t w e e nd e s i g n e r s 。t e s t e n g i n e e r sa n dm a n u f a c t u r ee n g i n e e r s 。w h i c hn o to n l ye a s e st h ei n f o r m a t i o ns h a r eo ft h ed e s i g n , t e s tp r o g r a m sa n dt h et e s tv e c t o r s ，b u ta l s oc a ne a r l i e rf i n i s ht h et e s tv e c t o rd e b u g g i n ga n dr e l i n e d t e s tc o n f i g u r a t i o n sb e f o r et h et a p e - o u t t h u sb o t ht h ev a l i d a t i o nt e s ta n dt h em a n u f a c t u r et e s tc a n s t a r te a r l i e ra n dt h ew h o l et e s td e v e l o p m e n tp e r i o di ss h o r t e n e dl a r g e l y k e y w o r d s ：v a l i d a t i o nt e s t , f a i l u r ea n a l y s i s ，d e s i g nf o rt e s t a b i l i t y ( d 哪，m a n u f a c t u r et e s t , a t - s p e e dt e s t j c t c a si s i h c a b b r e v l a l ：l o r l f o r t h e l n m m t e o f c o m p m m g t e c h n o l o g y , c h i n e s e a c a d e m y o f s a e n c e s 声明 本人声明所呈交的论文足我个人在导师指导下进行的研究工作及取得 的研究成果。就我所知，除了文中特别加以标注和致谢的地方外，论文中 不包含其他人已经发表或撰写过的研究成果。与我一同工作的同志对本研 究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 作者签名： 锄年 日期：玎6 关于论文使用授权的说明 中国科学院计算技术研究所有权处理、保留送交论文的复印件，允许 论文被查阅和借阅；并可以公布论文的全部或部分内容，可以采用影印、 缩印或其它复制手段保存该论文。 作者虢獬导聊虢旁哪嗍丽引 第一章引言 本章将给出本文课题的技术背景，并对本文工作的动因及主要贡献进行相关介绍。 1 1 课题的技术背景 1 1 1 集成电路测试的发展概况 芯片( 或集成电路，i c ) 的诞生，促使人类社会进入了数字化、信息化、智能化的 缤纷时代。计算机，手机，数码相机、高清晰度数字电视、汽车电控、导航系统、医疗 设各、军械器材，芯片无处不在。在芯片向高集成度( 大规模集成电路l s i 、超大 规模集成电路v l s i ) 、高速度、高性能等方向飞速发展的过程中，人类对完美芯片的追 求变得越来越强烈。 然而，在现实世界中，集成电路的设计、加工、制造以及生产过程中，各种各样人 为、非人为因素导致错误( e r r o r ) 难以避免，这些错误所造成的资源浪费、危险事故 人身伤亡等巨大代价更是难以估量。设计的漏洞、布局布线的失误、工作条件的差异、 原料的纯度不足和存在缺陷以及机器设备的误操作等造成的错误，都是导致电路产生筑 陷( d e f e c t ) ，最终失效( f a i l u r e ) 的原因。为获得高品质、商可靠的芯片产品，测试( t e s t ) 成为贯穿于集成电路设计、制造、生产中的，保证芯片质量的重要环节。 图11 设计，加工、制造，生产过程中的各种缺陷导致芯片测试必不可少 集成电路测试发展至今，已经拥有四十多年的历史了。可以说，自从有了集成电路 ( 或芯片) 的设计与制造，就有了测试。在集成电路领域中，对测试相应的研究也就从 来没有口j 断过。最初的电路设计非常简单，相应的测试也就相当容易，例如，依靠技术 人员扎实的理论知识和丰富的经验，采用一些通用的器材( 例如，温度计、示波器，电 中哪科学院硕士学位论文芯片验证测试及失效分析技术研究 压电流衷等) 就可以完成。这种测试不但对技术人员的要求非常严格，而且测试效率比 较低，测试的质量也难以保证。随着电路系统日趋复杂，传统的测试方法不再适用，一 些新的测试方法，如功能测试( f u n c t i o m l t e s t ) 等方法应运而生。 功能测试方法的基本思想是黑盒理论”，就是将被测芯片看作是一个具备所需功能 的“黑盒予”。在测试过程中，我们无法、也无需知道“黑盒子”内部的具体情况，只需要 将一系列激励或测试向量( t e s t v e m o r ) 通过测试设备施加到被测芯片的输入管脚上，然 后运行测试，被测芯片就会输出相应的测试响应( t e s tr e s p o n s e ) ，然后根据这些实际输 出的测试响应，我们就可以分析和推测“黑盒内部的“奥秘”了。功能测试方法的原理如 图l - 2 所示。其中，测试程序( t e s tp r o g r a m ) 是控制测试设备运行具体测试的主导者， 它由测试向量和期望的正确响应组成，按照测试要求通过人工或者软件工具编写生成。 当产生的测试程序输入给测试设备时，测试就开始了测试设备主要完成以下五个功能： ( 1 ) 接收测试程序，启动测试； ( 2 )向被测芯片施加测试激励信号； ( 3 )接收被测芯片在该测试激励下的测试响应信号； ( 4 )根据发送的测试激励和接收到的测试响应之间的关系，决定“凋度”下一步的 测试激励的情况； ( 5 )根据被测芯片实际输出的测试响应信息与期望的正确响应信息之间的关系， 分析测试隋况，输出关于被测芯片的测试结果。 图1 2 功能测试方法的工作原理 功能测试实质足针对电路实现的功能进行测试的方法，它往往需要大鼍的测试数据。 例如一个2 0 输入的与门，它的完全的功能测试需要个测试向量。当前绝大多数 电路的规模都非常大，而且设计的复杂度也较高。因此。对于大规模的电路系统，一旦 采用功能测试方法，所带来的测试成本将是非常高昂的。同时，对于个复杂的功能， 如果不采用穷尽测试，功能# 1 4 试的测试质量就难以保证。随着半导体加工工艺的飞速进 步以及电路设计规模的不断扩大，测试的复杂度呈指数级增长【l ，p p 1 3 】。功能测试方法 兰一 圃熙 日 翌日 圆圈 第。争引苦 越来越不能满足需要了，它的局限性日益突出，比如，测试向营产生时间长、生成难度 较大，测试成本高昂，而且也不能保证完全的“正确性”等等。因此，人们在不断努力： 求更全面、更高效的测试方法。 结构测试( s u u c t u r a lt e s t ) 方法的诞生使得测试交得比较简单，实用，测试成本也 大幅度降低。与功能测试方法所不同的是，结构测试是基于电路的结构( 门的类型、连 线，网表等) 进行测试的，它通过芯片的输出管脚来观测内部信号的状态。它的最大优 点是可以开发各种测试产生算法，能够自动地对电路产生测试向量，并且能够有效地评 估测试质量。结构测试一般需要基于一定的故障模型( f a u l tm o d e l ) ，例如，基于固定型 故障( s t u c k - a tf a u l t ) 的测试方法已经为人们广泛接受，发展得也比较成熟了，而且在 此基础上发展了可测试性设计( d f t ，d e s i g nf o rt e s t a b i l i t y ) 技术，也就是在芯片设计 阶段就考虑测试问题，从而根据测试的需求对设计作出改进或调整，使得芯片变得更加 容易测试。采用可测试性设计结构可以大大降低测试的难度，测试向量的产生和测试的 运行都相对简单，因此能够有效节约测试时间、降低测试成本，不足之处是对芯片有面 积和性能的开销。所以，实际测试中，往往采用功能测试方法、结构测试方法等多种测 试方法相融合的测试策略，以使各种测试方法互相补充，提高测试效率和测试质量。 纵观集成电路测试的发展历程，“测而 和“设计”两者之间经历了一个从早期“分离独 立”到“若即若离”，直到今天的“紧密结分的演变过程。如图1 3 a 所示，传统的集成电路 实现流程中，测试与设计是彼此分离的，测试只有在集成电路实现流程的后期才开始着 手考虑。其中，对故障芯片或失效芯片( f a u l t yc h i p s ) 的分析称为“失效模式分析”( f a i l u r e m o d e a n a l y s i s ，简称f m a ) 。从图1 3 a 中可看出，失效模式分析模块只有在经过生产测 试淘汰出失效芯片后才进行分析，在生产测试之前的环节并没有为失效分析模块反馈分 析的对象，也就是说没有进行错误的检测。这种做法导致错误在末端的生产测试环节才 能发现，为了修改错误，整个流程不得不重新开始，这样不仅造成开发周期的成倍延长， 而且造成资源的巨大浪费和开发成本( 包括设计成本、测试成本等) 的增加。实际上， 错误在各个模块中均有可能发生，因此，在实际的v l s i 实现过程中，测试应该是一个 面向每个模块的分散的过程。 测试，已经不再是当芯片制造出来之后才考虑的问题，尤其对于一个复杂的电路系 统，在其设计过程中就必须考虑相关的测试问题，包括：测试的碓易程度是多少? 足否 能够开发出检测所有故障或者具有较高覆盖率的测试向量集? 测试程序的开发需要多少 时问? 对每个芯片进行测试的成本是否高不可攀? 所有这些问题与电路系统设计自身的 特点紧密相关。因此，在芯片整体开发过程中，测试与设计两者是自始至终紧密相连的。 可测试性设计技术就是基于这种思想诞生的。 中嘲| 学院研十学位论文芯片验证测试及失效分析技术研究 用户 给用户好的芯片 审查 审查 设计验证 样片验证潮试 失效横式分析 图1 3 a 传统的v l s i 实现流程图1 3 b 实际的v l s i 实现过程 图1 3 b 1 , p p 9 】是现在实际的v l s i 实现过程。我们可以看到，测试在“自顶向下”的 各个环节中均有考虑，与设计紧密融合。图中的虚线表示运行测试的阶段，对于每一个 阶段，根据不同的测试方法的具体实施对应着不同的测试。其中，“审查”( a d k s ) 是指 对用户需求和功能规范的测试，“设计验证”( d e s i g nv e r i f i c a t i o n ) 就是检验设计方案是 否具备规范( s p e c i f i c a t i o n ) 所要求的属性，实质是对设计过程的测试。当经过“审查”、 “设计验证”阶段确认没有错误后，芯片就进入了“加工制造阶段”，即所谓的“流片” ( t a p e - o u t ) 。对流片回来的芯片样片所进行的测试就是“验证测试”( v a l i d a t i o nt e s t 或 v e r i f i c a t i o nt e s t ) ，它通常是在一定的工作条件下，采用自动测试设备( a u t o m a t i ct e s t e q u i p m e n t ，简称a t e ) ，通过负载板( d e v i c ei n t e r f a c eb o a r d ，简称d i b ) 对被测芯片施 加相应的测试激励或测试向量，然后经过运行测试分析，从芯片输出管脚捕获相应的测 试响应，将芯片实际输出的响应与预期的正确结果进行比较，以判断芯片中是否存在菜 一类型的故障。往往首次样片验证测试没有顺利通过，就需要重新考虑测试的规范、测 试的设置等情况，经过适当的调整后再进行二次验证测试当芯片成功经过“验证测试 阶段后，就进入“量产阶段”。对生产过程的测试就是集成电路领域常说的“生产测试”或 “量产测试”( m a n u f a c t u r e t e s t ) ，它的测试对象不再是一定数量的样片，而是测试所有生 产出的芯片，剔除不合格芯片，并基于缺陷的分析或者失效模式分析对生产工艺进行调 整或改进。往往，经过生产测试的芯片还需要经过用户的鉴定测试，即所谓的“接收测试 ( a c c e p t a n c et e s t 或i n c o m i n gi n s p e c t i o n ) 【l ，p p 2 0 ，以保证用户所购芯片是否达到实际 合格。 4 第争引高 展望未来，测试在集成电路领域中发挥着越来越重要的作用。新兴的现代化测试技术 也将不断诞生，推动着集成电路制造业的蓬勃发展诸如与设计紧密融合的可测试性设计 技术将越来越走向主流地位。可测试性设计技术与测试标准( 比如支持测试内容的可重用， 测试程序的互操作能力和制造的灵活度) 、测试向量的自动产生以及在设计过程中更早考 虑可测试性将会使测试程序的调试时间和费用将进一步降低。可测试性设计技术将成为高 端数字逻辑设计的主流，并且深入到模拟和片上系统级芯片( s y a e mo nac h i p ，简称s o c ) 设计领域中，可以实现多核( 例如，a d c ，d a c ，数字逻辑以及存储器核等) 的并发测 试。同时，可测试性技术将用于增加测试资源的吞吐量与利用效率，例如，数字测试数据 压缩技术、带宽匹配技术等。可测试性设计已经成为一个现代数字系统设计中必不可少的 成分。当前，随着集成电路的工艺日趋复杂，将上亿晶体管集成一个芯片上，同时芯片工 作时钟频率超过g h z ，都已经成为现实。这些发展对芯片测试提出了更严峻的挑战，而这 也必将大大推进测试的深入研究和测试技术的进步。 1 1 2 集成电路测试面临的新挑战 当前，先进的o 1 3 “r n 甚至更低尺寸的设计工艺使得设计人员能够将大量的晶体管 放置在一颗芯片上。例如，设计人员可以将嵌入式存储器( e m b e d d e dm e m o r y ，简称 b m e m o r y ) 和高速处理器以及其他具有完整功能的子系统作为知识产权化的逻辑模块 ( i p 核) 组合成为一个大规模集成的片上系统，即所谓的s o c 。同时，设计人员还可以 将模拟混合信号系统的频率、设计复杂度、性能提高一个量级。而存储器设计人员不仅 能够开发出更高性能的独立存储器件，而且能够开发出更高精密度的控制逻辑和更大规 模的嵌入式存储器内核所有这些高密度、高频率、高性能的集成电路系统的出现， 促使所用的印制线路板( p r i n t e dc i r c i u tb o a r d ，简称p c b ) 的规模越来越庞大，也越来 越复杂。测试的负担日益加重，测试成本( 包括测试费用和测试时间) 急剧增加。而传 统的测试方法对此无能为力，面i 临着新的挑战。 表1 1 1 , p p 1 0 】是半导体工业协会( s e m i c o n d u c t o ri n d u s t r i e s a s s o c i a t i o n ，简称s i a ) 对集成电路在当前乃至未来的发展趋势的预测。这项预测表明，集成电路测试在今后将 遇到来自工艺技术、集成度、频率、功耗等各层面的压力与挑战，它们对新的测试方法 的研究也产生深远的影响。 中国科学院硕十宁位论文芯片验证测试及失效分析技术研究 表1 1 集成电路的发展趋势 囊卜时间 1 9 9 7 - 2 0 0 12 0 0 m 0 0 62 0 0 9 2 0 1 2 、 工艺( p r o ) 0 2 5 - o 1 s0 1 3 - 0 1 00 0 7 - 0 0 5 百万晶体管c m 2 4 _ 1 01 8 3 98 4 - 1 8 0 布线层数 6 - 77 - 88 - 9 硅片( d i e ) 尺寸 ( m m 2 ) 5 0 - 3 8 56 0 5 2 07 0 7 5 0 管脚数1 0 0 - 9 0 01 6 0 - 1 4 7 52 6 0 2 6 9 0 时钟频率( m h z )2 0 0 - 7 3 0 5 3 0 - l l o o8 4 0 - 1 8 3 0 电压( v )1 2 2 50 9 1 50 5 0 9 功耗( w )1 2 6 1 2 9 6 2 8 1 0 9 1 深亚微米制造工艺对测试的挑战 深亚微米级制造工艺为芯片带来性能提高的同时，也给测试带来了新的挑战。一方 面，诸如纳米工艺等超深亚微米工艺的应用使得系统的集成度成倍提高，上亿个晶体管 的集成已经成为现实，同时芯片的工作频率能够达到g h z 量级另二方面，在先进的深 亚微米制造工艺下，集成电路具有更加精细的几何特性，这会使传统的设计方法引入新 的电子和物理效应，而底层电路的微观变化使得设计人员在开发流程中发现、判断和确 认问题变得更加艰难。 深亚微米制造工艺的发展促使芯片内部物理上相邻的晶体管之间发生耦合的概率大 大增加。当两个相邻的晶体管的互连上发生电压的变化时，其中一个发生电压变化的互 连线就会干扰另个线上的信号，这就是所谓的“信号完整性，( s i g n a li n t e g r i t y ，简称 s 1 ) 问题，它主要是由板级设计中的多种因素共同引起的。像元器件和p c b 板的参数、 元器件在p c b 板上的布局、高速信号的布线等因素，都会引起信号完整性问题，它往往 会导致芯片系统数据出错、信息丢失、工作不稳定，甚至完全不工作等严重的问题。因 此，电子系统的设计尤其是高速电子系统的设计必须面对互连延迟引起的时序问题以及 串扰、传输线效应等信号完整性问题。在一些目前的研究中，有很多设计和方法【2 】已经 用来减少信号的噪声和信号f 扰。但这些设计都只是针对某些具体的制造故障或者工艺 参数异变，不能从大范围或者根本上解决信号完整性的问题。因此，为应对信号完整性、 噪音等问题，我们需要开发出新的测试方法。 2 日益增高的集成度对测试的挑战 集成电路芯片晶体管的特征尺寸大约以每年1 0 5 的速度缩小，硅片的特征尺寸已 经迅速地从微米级发展到纳米级，导致晶体管的密度大约以每年2 2 1 的速度增加，而 对于微处理器芯片上的晶体管，其密度则以每年4 4 左右的增长率增加【l ，p p 1 2 1 。这种 6 第一节引苦 趋势对测试提出了以下两方面的挑战： 1 ) 测试复杂度( t e s tc o m p l e x i t y ) 问题 上世纪九十年代末，i b m 公h i i l i l t u m m a l a 等【3 1 采用一个公式表示了晶体管数目 ( n ，) 与芯片引脚数目( n p ) 之f b 】的数学关系：n p = 足f ( 腥常数) ，这一公式被称 为“r e n t j 去贝1 j ”。它指出，当芯片直径为d 时，则n ，与d 2 成正比，即与芯片面积成正比，而 芯片i ，0 管脚数目n o 与4 d 成正比因此，当芯片工艺尺寸减小、增高集成度而保持芯片 面积不变时，芯片i o 管脚数目n 。增加得更快，由此导致晶体管数目与芯片引脚数目的比 例( n t ，n 。) 快速增长。由于传统的测试方法是通过访问芯片外围管脚进行的，这种严 重不平衡的比例带来了极大的测试复杂度，导致访问芯片内部晶体管的能力大大降低。 2 ) 电路功耗( p o w e rd i s s i p a t i o n ) 问题 b d a v a r i 等学者在【4 】中指出，芯片单位面积的功耗p d 与时钟频率f 、电源电压v d d 的 平方以及单位面积组合节点的电容c 成正比，即p d = c v d d 2 f a 其中，c 与单位面积的 晶体管数目成正比，因此，芯片晶体管的高密度也直接导致了电路功耗的增加。这一点 对测试产生的影响主要为三方面： 乱芯片的验证测试必须考虑功耗问题。在测试时，一般采用过压电流来检查电 源镕丝，这种操作很容易烧坏芯片，需要非常谨慎小心。 b 在施加测试向量时，往往会产生很大的测试功耗，导致芯片烧坏。因此，在 测试中，需要仔细调整测试向量，降低电源电压，避免损害芯片。 c 晶体管的高密度设计要求降低阈值电压，以减小功耗。然而这种做法导致了 电路漏电流的增加，使静态电流测试( i d d qt e s t i n g ) 变得羽难，其有效性 也大大降低了 3 呈指数级上升的时钟频率对测试的挑战 芯片的时钟频率按照摩尔定律呈指数级迅速增长，大约每1 8 个月就会增长一倍。高 速的芯片需要实施高速的测试，要求测试设备必须能够以不低于被测电路的时钟频率工 作，即测试设备的工作频率要等于、或高于芯片的工作频率。但是，测试设备的生命周 期一般都是2 到4 年，甚至更长。因此，针对目前很多商业化的设计，其测试设备能够 提供的频率都比其实际工作频率要低。同时，高速的测试设备非常昂贵。根据2 0 0 0 年的 数据显示，一个能以1 g h z 的频率施加测试激励的测试设备，每增加一个测试管脚其价 格就上升3 0 0 0 美元【l ，p p 1 0 1 。因此，采用这种测试设备进行高速测试的代价是十分昂贵 7 i i 娴科学院硕叶= 学位论文芯片验证测试及失散分析技术研究 的。由此，半导体工业界面临着一个尴尬的局面：一方面，世界上多数测试设备的测试 能力只能囿于百兆赫兹的量级水平，另一方面，很多待测试的芯片时钟频率已经超过了 g h z 量级水平。斟此，现有测试设备所提供的最大测试频率的增长速度仍然无法跟上芯 片工作频率的增长，使得测试面临着突出的矛盾 在高频环境下，芯片电路的内部连线之间更易发生电感效应，电磁干扰 ( e l e c t r o m a g n e t i ci n t e r f e r e n c e ，简称e m i ) 测试在高速芯片测试中变得更加重要，它要 求重新考虑和定义电磁参数相关的、包括软错误模型( s o f te r r o rm o d e l ) 在内的新的故 障模型以及相应的测试方法【l ，p p 1 2 】。 4 大规模存储器器件的集成化对测试的挑战 1 9 9 9 2 0 0 22 0 0 52 0 0 82 0 1 12 0 1 4 年 图1 4 嵌入式存储器的发展趋势 图1 5 s r a m 密居( r a i l u a n s l s t o r s p a c r n 2 ) 随着深亚微米级工艺技术与超大规模集成电路技术的迅速发展，当今的芯片含有更 大规模的存储器，尤其是嵌入式存储器如图1 , 4 所示，在芯片中的集成存储器器件的 规模在不断的增长，2 0 0 8 年将达到8 3 ，2 0 1 4 年将达到9 4 5 1 。由于存储器晶体管的 密集( 随年数呈指数性增长，以s r a m 为例，见图1 5 1 6 ，p p 1 9 1 ) 、布线的高密度、高 复杂度以及时序更严格、频率更高、功能更复杂等客观因素，所引入的故障不仅多种多 样而且日趋复杂，如固定型故障、地址故障、跳变故障、耦合故障等，它们不同于逻辑 设计中的故障类型，必须要求有新的故障建模和算法，这使得传统的测试技术所支持的 故障类型和算法难以满足要求因此，芯片的失效概率随着存储器规模的增大而不断增 长，工业界必须采取经济高效的存储器测试战略才能保证高品质、高产量的芯片。 5 集成多核的s o c 技术对测试的挑战 s o c 设计思想的引入使得芯片的设计规模大大增加，并大大降低了设计和制造成 本。因为在s o c 芯片上可以集成第三方提供的i p 核，而不需要自己亲自去设计，所以 大量的i p 核能够集成到一片芯片上，以实现不同的设计需求。这虽然提高了芯片设计能 第一争弓l 占 力，但又带来了另一个l u 】题：s o c 需要大营的输出输入管脚，用丁二和外围芯片进行交互。 根据r e n t 法贝j j 3 l ，芯片的管脚数目和其设计规模( 晶体管数目) 的平方根成正比例的 关系，可以估算：对f 具有l 千万门级的电路，大约需要1 0 0 0 个输入输出管脚。如果 对这样的芯片进行测试，那么测试设备就必须要求能够提供出大约1 0 0 0 个测试通道。因 此，这种测试是无法实施的，因为不仅没有提供相关测试能力的测试设备，而且耗费的 代价难以估量。 此外，由于s o c 新工艺的采用，促使芯片的真速测试的频率越来越高，相应的测试 设备就得要求能够提供高速的测试通道。而且由于s o c 上有大量的模块，需要庞大的测 试向鼍和占用的更多的测试通道资源。s o c 的数模混合特性还要求测试设备必须具备多 种电路测试能力，综上，s o c 的测试面i f 缶着十分严峻的挑战，为测试也提出了更多新的 课题。比如，需要了解和分析穿过工艺边界( 数字和模拟之间、光和射频电路之间等) 的工艺过程变化( p r o c e s sv a r i a t i o n ) 和制造引起的缺陷；需要研究s o c 的高层抽象模型， 以获得可以接受的模拟速度和模拟精度；需要研究数字、模拟、微电机 ( m i c r o - e l e c t r o m e c h a n i c a l ，简称m e m ) 和光学系统的有效行为模型等等。 6 数字与模拟器件在一颗芯片上的集成化对测试的挑战 通过将数字与模拟器件集成在一颗芯片上的做法，一方面可以降低芯片成本，节约 资源，另一方面可以通过减少片问延迟( c h i p - t o - c h i pd e l a y ) 来提高芯片的速度。但是， 它又为测试领域带来了新的问题，即混合信号电路测试( m i x e d - s i g n a l c i r c u i t s t e s t i n g ) 。 1 2 本文工作的动因 面对上述诸多挑战，人们在努力寻求着新的测试方法和应对策略。在全球范围内， 英特尔、n e c 、飞利浦、摩托罗拉、三星等国际著名芯片制造商都已经将芯片测试作为 重要的战略研究范畴。近几年来，我国集成电路产业发展迅速，与设计密切相关的测试 技术日益受到重视，北京、上海、深圳、西安等地相继成立了提供测试支持的企业或公 司。国际上著名的测试仪厂商t e r a d y n e 、c r e d e n c e 、a g i l e n t 、l i d ( 等都已经开始向国内 引进先进的测试设备。同时，国家信息产业部在“科技发展十一五计划及2 0 2 0 年中长 期规划”中对“集成电路设计与测试”的分领域规划也进行了相关的战略部署，并制定了一 系列有利于集成电路产业发展的重要措施。 本论文课题的工作“芯片验证测试及失效分析技术研究”是中科院计算f f r v l s i 测试 与可信计算课题组”的重要科研项目之一。基于中国科学院知识创新重大项目“龙芯c p u 芯片设计项目对先进测试技术提出的实际需求，本文针对高性能c p u 测试中频率高、时 序严格、数据量大等问题做出了研究和探索。同时，通过在实际测试机台上针对芯片进 9 中倒科学院硕七学位论炙一芯片验证捌试及失效分析技术研究 行了特性分析和失效分析，对芯片验证测试规范、测试方法、分析流程等也做出了一些 有实际意义的研究。 本论文课题的研究受n - f 困家自然科学基金项目( 编号9 0 2 0 7 0 0 2 ，6 0 2 4 2 0 0 1 ) 、北 京市科技重点项目“集成电路设计验证，测试关键技术研发与实用”( 编号 h 0 2 0 1 2 0 1 2 0 1 3 0 ) 以及中科院知识创新重大项目“c p u 芯片验证、测试及可测试性设计” 等项目的支持。 1 3 本文的贡献 本文针对中科院计算所龙芯c p u 芯片等验证测试项目中的一些实际问题，重点研究 了如何高效地验证测试及失效分析，为确保良好的测试质量、有效降低测试成本做出了 积极的探索。 本论文课题的研究具有一定的实际应用价值和创新性。主要包括： 1 建立了一个实际可行的验证测试失效分析流程 基于实际工程项目，本文针对验证测试失效分析流程中的测试项目进行了有效性评 估，并通过相关实验，建立了一个优化的低成本测试流程。该流程采用了多种测试分析 方法的折衷方案，通过各个测试项目针对性的测试与分析，可以比较全面的获取芯片性 能、功能等方面的数据信息，并且有效减少了测试时间，降低了测试成本。通过采取不 同的验证分析实验方案，根据测试项目的有效性评估，建立了测试项目有效性数据结构 和测试资源信息数据结构，设计了一个优化测试流程的算法，该算法同穷尽枚举算法和 动态规划算法相比，效率较高，计算复杂度由这两种算法的n ! 和o ( d n 2 ”) 降低到o ( d n l ) 。 2 针对芯片进行了客观的特性分析和失效分析，提取出了比较有价值的数据信息和 相关结论 通过对大量实际芯片的特性分析和失效分析工作，我们提取出了一些有价值的数据 信息，建立了一套比较系统的验证测试规范，并且产生了芯片的电气特性数据手册，为 设计人员和实际验证测试工程提供了有价值、有实效性的参考本文针对与芯片频率特 性相关的故障测试进行了比较客观的分析，通过在不同频率下考察同一测试项目对失效 芯片的覆盖情况，证明了与芯片频率特性相关的故障测试在芯片验证测试中的必要性， 尤其是高频测试是十分必要的。 3 提出了验证测试与生产测试并行的测试开发流程 l o 第一节引吝 基于龙芯c p u 芯片验证测试项目，本文设计了一种“验证测试与生产测试并行”的测 试开发流程。在该流程中设计和测试人员可以同时考虑两