（计算机应用技术专业论文）系统芯片soc的逻辑bist研究.pdf

系统芯片s o c 的逻辑b i s t 研究 摘要 随着芯片规模和工作频率迅速增长，尤其是系统芯片s o c 的出现，由于嵌 入了各种芯核( c o r e ) ，使得测试数据上升，而被测试芯核又难以进入，结果导 致测试费用大量增加，并且传统的离线测试越来越不适应i c 的发展。因此，近 年来b i s t 以其无可比拟的优越性而成为解决s o c 测试问题的研究热点。 在s o c 芯片测试中，人们将越来越多的时间和精力投入到测试数据压缩、 缩短测试时i 训和降低功耗三个方面。而且这三个方面往往相互影响，有时甚至 是相互依赖或相互矛盾，使得测试时需要在这三者之间进行均衡。 为了利用有限的测试资源满足s o c 测试，优化测试资源已成为必要。本文 通过对现有s o c 逻辑b i s t 方案及s o c 测试特点的充分研究，就单核测试、多核 测试及低功耗测试提出了一系列新的、有效的测试方案。本文的主要工作如下： 针对单核测试问题，本文提出一种控制折叠计数状态转移的b i s t 方案。该 方案是在基于折叠计数器的基础上，采用l f s r 编码折叠计数器种子，并通过选 定的存储折叠距离来控制确定的测试模式生成，使得产生的测试模式集与原测 试集相等。既很好的解决了测试数据的压缩，又避免了重叠、冗余测试模式的 产生。实验结果证明，本文建议的方案不仅具有较高的测试数据压缩率，而且 能够非常有效地减少测试应用时间，平均测试应用时间仅仅是类似方案的4 。 针对低功耗测试问题，本文提出一种新的低功耗混合b i s t 方案。该方案是 在上面方案的基础上，为了有效降低s o c 测试功耗而采取了提高输入测试向量 之间的相关性、并并行加载等手段优化播种，使得测试向量间输入跳变大幅度降 低，从而达到有效降测试功耗的目的。实验结果显示：本方案的平均输入跳变 仅为类似方案的2 7 。 针对多核测试问题，本文提出一种基于总线的s o c 多核测试方案。该方案 对s o c 芯片中多核测试数据统一压缩与解压；并在基于总线的基础上，各被测 芯核共用同一扫描链输入测试向量。该方案既实现了多个芯核( c o r e ) 的并行 测试，缩短了测试时间，又降低了用于测试的硬件开销。实验证明该方案具有 很高的压缩率，平均压缩率在9 4 以上，是一种非常好的s o c 芯片多核测试方 案。 关键词：s o c 芯片：b i s t ：折叠计数器：测试功耗；多核测试 t h er e s e a r c ho nl o g i cb i s to fs o c a b s t r a c t a l o n gw i t ht h er i s i n go ft h ec h i ps i z ea n dw o r kf r e q u e n c y , e s p e c i a l l ys o ca p p e a r i n g ， t h et e s tc h a r g ei n c r e a s e ds h a r p l y , b e c a u s eo ft h ee m b e d d e dc o r e s ，t e s td a t ai n c r e a s i n ga n d d i 伍c u l tt oa c c e s st h ec o r e s t h et r a d i t i o n a lt e s t so f fl i n eb e c o m en o tt of i tt l l ei c d e v e l o p m e n t s ot h eb i s tt h e r e w i t hi t s u n e x a m p l e da d v a n t a g eb e c o m e st h er e s e a r c h h o t s p o tt os o l v et h ep r o b l e mo fs o ct e s t i n g f o ru s i n gt h el i m i t e dr e s o u r c et of i l ls o ct e s t ，o p t i m i z i n gt e s tr e s o u r c eb e c o m ev e r y n e e d c o m p r e s s i n gf o rt e s td a t ai sa ne f f e c t i v em e t h o dt oo p t i m i z et e s tr e s o u r c e i nt h i s p a p e r , as e r i e so ft e s ts c h e m ea i m i n ga ts i n g l ec o r e ，m u l t i p l ec o r e sa n dl o wp o w e rt e s tw e r e p r e s e n t e da f t e rs t u d y i n gl o g i cb i s t t h em a i nw o r ko f t h ed i s s e r t a t i o ni sa sb e l o w ： a i m i n ga tb i s tf o rs i n g l ec o r e ，ab i s ts c h e m eb a s e do ns e l e c t i n gs t a t et r a n s i t i o n o ff o l d i n gc o u n t e r si sp r e s e n t e d o nt h eb a s i so ff o l d i n gc o u n t e r s ，l f s ri su s e dt o e n c o d et h es e e d so ft h ef o l d i n gc o u n t e r s ，w h e r ef o l d i n gd i s t a n c e sa r es t o r e dt oc o n t r o l d e t e r m i n i s t i ct e s tp a t t e r ng e n e r a t i o n ，s ot h a tt h eg e n e r a t e dt e s ts e ti sc o m p l e t e l ye q u a l t ot h eo r i g i n a lt e s ts e t t h i ss c h e m es o l v e sc o m p r e s s i o no ft h ed e t e r m i n i s t i ct e s ts e ta s w e l la so v e r c o m e so v e r l a p p i n ga n dr e d u n d a n c yo ft e s t p a t t e r n sp r o d u c e db yt h e d i f f e r e n ts e e d s e x p e r i m e n t a lr e s u l t sp r o v et h a ti tn o to n l ya c h i e v e sh i g ht e s td a t a c o m p r e s s i o nr a t i o ，b u te f f i c i e n t l yr e d u c e st e s ta p p l i c a t i o nt i m e ，a n da v e r a g et e s t a p p l i c a t i o nt i m eo n l yi sf o u rp e r c e n to ft h es a m et y p es c h e m e a i m i n ga tl o w p o w e rb i st an o v e ll o w - p o w e rb i s ts c h e m ew a sp r e s e n t e d o nt h e b a s i so ff o l d i n gc o u n t e r s ，t h er e s e e d i n go ft h ef o l d i n g s e e dw e r ei m p r o v e db yd e l e t i n g t h ev o i do rr e d u n d a n c yt e s t i n gp a t t e r na n di n c r e a s i n gt h er e l a t i v i t yo ft h et e s tv e c t o r s a n dp a r a l l e ll o a d i n gt e s t v e c t o r s ，s ot h a tt h ep o w e rc o n s u m p t i o ni n s i d et h ec i r c u i t u n d e rt e s t i n gw a sr e d u c e de n o r m o u s l y t h i ss c h e m en o to n l yd e c r e a s e st e s t i n g t i m e ， b u ta l s or e d u c e st e s tp o w e re f f e c t i v e l y t h ea v e r a g ei n p u ts w i t c h i n ga c t i v i t yi s o n l y 2 7 o ft h es a m et y p es c h e m e a i m i n ga tb i s tf o rm u l t i p l ec o r e s ，an o v e lb i s ts c h e m ef o rm u l t i p l ec o r e sw a s p r e s e n t e d i nt h i s p a p e r t h e t e s td a t ao f m u l t i p l e c o r e sw a sc o m p r e s s e da n d d e c o m p r e s s e da sw h o l e b a s i n go nb u so ft h es o c ，t h et e s tv e c t o r so fm u l t i p l ec o r e s a r el o a d e db yt h es a m es c a n p a t h t h i ss c h e m ec a np r o v i d e t h et e s t i n go fm u l t i p l e c o r e sa tt h es a m et i m e t h et e s tt i m ea n dh a r d w a r eo v e r h c a da r ee f f i c i e n t l yr e d u c e da to n e t i m e t h ec o m p r e s s i o nr a t i oi sv e r yh i g ha b o u t9 4 ，a sw e l la st h es t r u c t u r ei sv e r ys i m p l e t h ee x p e r i m e n t a lr e s u l t ss h o wt h a tt h i ss c h e m ei sas u p e r d u p e rb i s tf o rm u l t i p l ec o n s k e y w o r d s ：s o c ；b i st t e s t i n g p o w e r ；f o l d i n g - c o n t r o l ；t e s t i n gf o rm u l t i p l ec o m s 插图目录 图2 1内建自测试一般结构图一 图2 23 阶l f s r 电路 图2 3 加权伪随机测试矢量生成器。 图2 4 标准线性反馈移位寄存器 图2 5 标准l f s r 的实际数字电路一 图2 6 取模l f s r 图2 7 取模l f s r 的数字电路 图3 1 折叠计数器组成方框图 图3 2折叠种子与折叠距离值关系图 图3 3改进折叠计数器重新播种选择生成序列方案 图4 1本文建议的低功耗方案解压结构 图5 1两核数据压缩过程示意 图5 2 多核测试解压结构示意图 一一一一一一一一一一一一一 表2 1 表2 2 表3 1 表3 2 表3 3 表3 4 表4 1 表5 1 表5 2 表格清单 图2 2 的l f s r 的测试矢量序列 图2 3 所示电路的权重选择 折叠计数器序列生成实例 折叠种子s 与5 2 生成的折叠序列 本文建议的单核测试方案与混合编码方案比较 本文建议的单核测试方案与双重种子方案比较 本文建议的低功耗方案与 双重种子方案比较 本文建议方案的实验结果 本文建议方案与混合码方案比较 一 |棚棚棚拍埘棚麒棚棚 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得合肥工业大学或其他教育机构的学位或证书而使用过的材料。与我一同 工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。 学位论文作者签名 签字日期：r 细月刁日 1 学位论文版权使用授权书 本学位论文作者完全了解金妲工些盍堂有关保留、使用学位论文的规定，有权保留并向国 家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权金a b 工业太堂可 以将学位论文的全部或部分内容编入有关数据库进行检索可以采用影印、缩印或扫描等复制手 段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作 签字目期： 学位论文作者毕业后去向 工作单位： 通讯地址： 电话： 邮编：2 3 0 0 5 9 致谢 三年的研究生学习即将结束了，在这段紧张而充实的时间内，我学会了怎 样学习、思考，掌握了一些有关测试领域的专业知识，尤其是科研项目的参与， 更使我收益非浅，并具备了一定的科研能力。 在此论文完成之际，我要忠心地感谢我的导师梁华国教授，在我的三年学 习期间，您给了我无私的关怀与无穷的帮助。是您将我引入了芯片测试领域， 让我感受到了科学的无穷魅力；是您教会了我在科研中学习、思考的方法，使 我在科研中有所收获：梁老师在我的整个毕业设计过程中，从选题到论文的完 成都给予了悉心指导。 三年来让我感受最深的不仅是梁老师对我的谆谆教导以及为我提供了良好 的学习环境和氛围，更重要的是梁老师严谨的治学态度，渊博的专业知识，以 及对工作兢兢业业的精神，这些对我今后的人生都将会产生深刻的影响。 此外，我要感谢计算机学院的各位老师，感谢体系结构研究室的各位老师 和各位师弟、师妹们，感谢你们对我无私的帮助与支持。 最后，我要感谢的是我的家人，三年来，是你们在默默地支持我、鼓励我、 关心我，我学业的完成离不开你们的贡献，谢谢! 1 1 研究的背景和意义 第一章绪论 随着芯片制造技术的发展，目前集成电路( i c ，i n t e g r a t e dc i r e u i t ) 进入 了超深亚微米的时代，采用9 0 n m 工艺的流水线已经投入生产，这使得电子器件 的特征尺寸越来越小，芯片规模越来越大，数千万甚至超过1 0 亿门的电路可以 集成在单一的芯片上 1 。同时，兼容多种工艺的新技术可以将差别很大的不同 种器件集成到同一个芯片上。这为系统集成开辟了更广阔的应用途径，从而使 当前的系统集成设计成为一种“时尚”。把一个完整的系统结构集成在一个独立 的芯片上，实现一个完整的系统功能，即片上系统，这样的芯片被称为系统芯 片( s o c ，s y s t e m o n c h i p ) 2 。 s o c 适用于移动电话、网络路由、视频点播、移动信息终端等广泛的应用 环境。由于单片系统芯片设计在速度、功耗、成本上和以往多芯片系统相比占 有较大的优势，因此在当前的集成电路产业发展中s o c 占有举足轻重的地位， 根据国际半导体工业协会专家的预测，在今后5 年中，s o c 的产量将超过集成 电路总量的5 0 以上 3 。所以，能够快速地开发、制造、测试、调试和验证 复杂的s o c ，对于电子工业的持续成功发展至关重要。 一般而言，当今的s o c 设计具有以下特点： ( 1 ) 规模大、结构复杂； ( 2 ) 采用基于i p 核的设计； ( 3 ) 速度高、时序关系严格； ( 4 ) 工艺先进、互连问题突出： ( 5 ) 低电压设计，功耗问题严重。 s o c 的这些特点，给测试工作带来了巨大的挑战。完全采用专用自动测试 设备( a t e ，a u t o m a t et e s te q u i p m e n t ) 的测试方案代价高昂 4 ，例如a g i l e n t 公司的9 3 0 0 0 系列s o c 测试设备具有16 b s 测试速率，测试头具有9 6 0 个数字 通道和4 个模拟通道，在每个测试通道都提供称之为“片上测试仪”处理器的 结构。当测试引脚数达到2 0 0 0 个以上时，其售价将达到2 0 0 0 万美元以上。但 是对于多种多样的s o c 芯片来说，有时仍然不能满足测试要求。另外，虽然芯 片设计趋向低电压( 如1 8 伏以下) ，但由于集成度的提高，其功耗仍然在剧增， 而在测试环节的功耗较之正常使用时消耗更严重。 有关数据显示，目前s o c 的测试验证费用已经超过了设计总费用的5 0 ，测 试所需时间则大大超过设计时间。当芯片的单位功能制造成本以每年平均 2 5 一3 0 的比例下降时，而测试成本却以每年平均1 0 5 的比例提高 5 。 由此可见，近年来随着系统和电路规模的增大以及芯片集成度的提高，对 芯片的可靠性要求也越来越高，尤其是系统芯片s o c 的出现，使得测试的地位 日趋重要，同时传统的离线测试越来越不适应i c 的发展。急需研究新的测试方 法，以满足芯片发展的需要。 近年来随着i c 的发展， s o c 的测试问题，已成为人们研究和关注的热点 而b i s t 以其无可比拟的优越性而成为解决s o c 测试难题的首选。 根据s o c 测试的特点可知，s o c 芯片测试急待解决的问题主要有： ( 1 ) 测试资源优化； ( 2 ) 测试时间优化： ( 3 ) 测试功耗优化。 本论文正是针对这些急待解决的s o c 测试难题展开了充分研究，并在现有 测试方法的基础上加以改进，提出了一系列新的、有效的解决方案。 1 2 国内外研究现状 针对s o c 测试所需大量测试数掘的问题，目前研究者们已经提出了许多解 决方案，其中主要分为两大类： ( 1 )内建自测试( b i s t ) 6 ，7 ，8 ，9 。完全是以摆脱传统的a t e 设备为目标的 研究方法，主要的测试功能全部在芯片上实现，其中包括测试模式生 成、测试过程控制以及测试响应评价等； ( 2 ) 外建自测试( b o s t ) ，或者称之为测试源的划分 1 0 ，1 1 ，1 2 ，1 3 。由于s o c 测试需要大量的测试数据，将测试数掘编码压缩的方法不仅能够有效 的减少测试数据存储硬件，同时也能够有效降低测试数据的传输量， 如果将压缩的测试数据存放在被测试的芯片上，那么每个芯片上都必 须存储这样的数据，随着芯片生产量的增加，其总的硬件开销也是相 当大的，另外，在芯片上执行正常功能对，这些测试存储硬件将不再 被使用，因此，将测试压缩数据仍然存放在a t e 中，既降低了a t e 中 大存储容量的需求，又满足了a t e 测试通道带宽的限制，是种能够 灵活进行成本分配、降低a t e 成本的有效解。 针对s o c 的测试功耗问题，近年来研究者们通过不断努力，提出了很多关 于8 1 s t 中降低功耗的策略。典型工作有：文献 1 8 ，1 9 提出了一种测试功耗约 减技术：文献 1 7 提出了基于扫描链的b i s t 功耗约减技术；文献 2 3 ，2 4 提出 了低功耗b i s t 测试向量生成器的应用；文献 2 5 提出了低功耗的测试向量的自 动生成( a t p g ) 技术；文献 2 6 提出了控制功耗的静态压缩技术；文献 2 7 提 出了扫描分段控制功耗的技术；文献 2 8 提出了一种用多扫描链降低功耗的测 试技术。文献 2 9 提出了一种新的二叉树扫描控制功耗的技术。 针对8 0 c 的测试时间问题，研究者们也作出了研究，其主要策略有： ( 1 ) 并行测试： ( 2 ) 尽可能用较小的测试向量集测试出所有故障； ( 3 ) 提高测试频率。 尽管研究者们通过不断努力，在这三方面都取得很多成果，但任无法满足 s o c 发展的需要，故有待于寻求新的s o c 测试方法，本论文正是针对这种需要 展丌研究的。 i 3 课题的来源 本课题来源于国家自然科学基金项目：系统芯片s o c 中嵌入芯核的内建自 测试研究( # 6 0 4 4 4 0 0 1 ) 、系统芯片s o c 外建自测试方法研究( # 9 0 4 0 7 0 0 8 ) ， 安徽省自然科学基金项目：基于测试源划分的测试方法研究( # 0 5 0 4 2 0 1 0 3 ) 等科 研项目以及i c 发展的需要。 1 4 本文研究的主要内容和创新之处 本课题研究的内容： 近年来随着系统和电路规模的增大以及芯片集成度的提高，对芯片的可靠 性要求也越来越高，尤其是系统芯片s o c 的出现。由于嵌入了各种芯核( c o t e ) ， 使得测试数据上升、测试芯核难以进入，结果导致测试费用大量增加，测试时 间过长，测试功耗过大等问题，并且传统的离线测试越来越不适应i c 的发展。 因此，近年来解决s o c 的测试问题，已成为人们关注和研究的热点。 本文针对系统芯片s o c 测试难题展开了充分研究，并对现有s o c 芯片b i s t 方案作出改进，分别就s o c 芯片b i s t 测试中的单核测试、多核测试及低功耗测 试等方面提出了一些新的、有效的测试策略。 本论文创新之处： 本文通过对现有b i s t 方案以及s o c 芯片测试方案的研究提出了以下几种新 的单核、多核及低功耗的b i s t 方案，其创新之处分别如下： ( 1 ) 针对s o c 芯片单核测试提出：一种控制折叠计数状态的b i s t 方案。 该方案提出了一种选择折叠计数状态转移的b i s t 方案，它是在基于折叠计 数器的基础上，采用l f s r 编码折叠计数器种子，并通过选定的存储折叠距离来 控制确定的测试模式生成，使得产生的测试模式集与原测试集相等。既解决了 测试集的压缩，又克服了不同种子所生成的测试模式之间的重叠、冗余。并将 此方案与双种子压缩方案 8 、混合码压缩方案 1 4 进行比较，实验结果证明， 本文建议的方案不仅具有较高的测试数据压缩率，而且能够非常有效地减少测 试应用时间，平均测试应用时间仅仅是类似方案的4 。 ( 2 ) 针对s o c 芯片b i s t 中功耗问题提出：一种新的低功耗混合b i s t 策略。 该方案提出了一种新的低功耗混合b i s t 策略。它是在方案( 1 ) 的基础上为 了降低测试功耗而采取提高输入测试向量之间的相关性、并将其并行加入扫描 链等手段优化播种折叠种子，使得输入跳变大幅度降低，从而达到大幅度降低 芯片的测试功耗的目的。本文建议的方案不仅能减少测试应用时间，同时能 非常有效地降低芯片测试功耗，平均输入跳变数仅为类似方案的2 。7 。 ( 3 ) 针对s o c 芯片多核测试提出：一种基于总线的s o c 多核并行测试 方案 该方案提出了一种新颖的s o c 芯片多核b i s t 方案。该方案对s o c 芯片中多 核测试数据统一压缩与解压；并且在基于总线的基础上，各核公用同一扫描链 输入测试向量。该方案实现了s o c 中多个芯核并行测试，既缩短了测试时间， 又降低了硬件开销。实验证明该方案具有很高的压缩率，平均压缩率在9 4 以 上，同时其硬件开销仅为单核测试方案的1 n ( n 是核的数目) ，结果表明该方 案是一种非常好的s o c 芯片多核测试方案。 本文的篇章结构安排如下： 第一章绪论。本章主要介绍了本文研究的背景和意义、国内外研究现状、 课题来源、主要研究内容及创新之处： 第二章内建自测试的研究。本章主要介绍内建自测试的基本概念、结构、 测试向量的生成、测试响应分析、b i s t 优点以及l f s r 的相关知识； 第三章系统芯片s o c 单核测试的研究。本章介绍了研究背景及相关知识， 并提出了一种控制折叠计数状态转移的b i s t 方案，该方案很好地解决了铡试硬 什开销与测试时间的均衡： 第四章逻辑b i s 1 中低功耗测试的研究。本章主要介绍了低功耗测试的研 究背景、c m o s 电路的功耗估算模型及常见降低功耗的策略，并提出了一种新的 低功耗混合b i s t 方案，该方案在原方案的基础上加以改进，使得测试向量的输 入跳变仅为原方案的2 7 ： 第五章系统芯片s o c 多核测试的研究。本章分析了s o c 芯片测试特点， 介绍了目前s o c 芯片测试的一些处理策略，同时提出了一种基于总线的s o c 多 核测试方案，该方案对多核测试资源整体优化压缩，并基于总线实现多核并行 测试，既减少硬件开销，又缩短了测试时间； 第六章总结与展望。本章对所做工作进行总结，同时对今后的研究作出 展望。 第二章内建自测试的研究 2 1 内建自测试( b i s t ) 2 i ib i s t 基本概念 内建自测试( b i s t ：b u i i d - i ns e l f t e s t ) 方法就是通过在芯片内部集成 少量的逻辑电路实现对集成电路的测试。一个好的b i s t 方案至少应该具备以下 三个优点：硬件开销小，故障覆盖率高和测试时间短。 内建自测试( b i s t ) 可测性设计主要由激励电路和测试响应分析电路两部 分组成，激励电路用于产生大量的测试向量加载到待测电路，响应分析电路用 来对待测电路的测试响应信号进行压缩产生特征向量，根据特征向量来判断待 测电路有无故障。把激励电路和响应分析电路“集成”到芯片上大大减少了测 试过程中与外部交互的数据量。内建自测试还包括一定的控制电路，用于启动 和中止b i s t 测试过程，以便于其它可测性设计方法相结合实现系统的测试和层 次化可测性设计。 b i s t 方法可分为两类：一类是在线b i s t ，另一类是离线b i s t 。 在线b i s t 包括并发和非并发的方法，测试在电路的正常操作同时进行，不 把被测电路置于测试方式。采用并发在线b i s t 方式时，测试与电路的正常操作 同时进行，常用在编码和比较电路中。采用非并发在线b i s t 方式时，测试在电 路的空闲状态进行，常用在故障诊断中，测试过程可以随时中断，电路的正常 功能可以重新开始。 对于离线b i s t ，测试不在电路的正常功能条件下进行，可以应用在系统级， 板级和芯片级测试，也可以用在制造，现场和操作级测试，但不能测试实时故 障。离线b i s t 常采用片上测试图形生成器( t e s t p a t t e y 1g e n e r a t o r s ，t p g ) 和输出响应分析器( o u t p u tr e s p o n s ea n a l y z e r s ，o s a ) 。离线b i s t 又可分为 功能性离线b i s t 和结构性离线b i s t 。功能性离线b i s t 涉及的是基于被测电路 功能描述的测试，常采用功能级或高级的故障模型，诊断软件常采用这种测试 方式。结构性离线b i s t 涉及的是基于被测电路结构描述的测试，通常测试生成 和测试响应的压缩都采用一定形式的线性反馈移位寄存器。 2 1 2 内建自测试的结构 内建自测试电路一般包括测试生成电路( 激励) ，数据压缩电路，比较分析 电路，理想结果存储电路( r o m ) 和测试控制电路，一般结构如图2 1 所示。 图2 1内建白测试一般结构图 测试生成电路所产生的测试图形在时钟作用下加到被测电路c u t 上：为了 减少测试响应数据所用的空间及易于分析，常常把响应数据压缩( r e s p o n s e c o m p a c t i o n ) ，数据压缩电路的功能就是把测试响应数据压缩为特征符号 ( s i g n a t u r e ) ：比较电路把捕获到的响应特征符号与参考特征符号相比较，最 后给出结果：通过还是未通过；所有的测试操作，包括测试开始、检测结束以 及同步都由内测试控制电路控制。 被测电路既可以是组合电路、时序电路、存储器和其他类型的电路，也可 以是电路模块( 核) 。对于时序电路，测试图形施加前应确定初始状态，另外应 按照电路或系统的具体结构，尽可能采用各种方法使得测试电路最小化。 任何一种内建自测试设计都会涉及到测试向量生成方法，测试响应分析产 生特征向量的方法。 2 1 3b i s t 测试向量生成 b i s t 电路的测试向量发生器用来生成测试向量输入到待测电路，生成测试 向量主要有以下几种方法： 确定性方式 确定性测试向量通过在s o c 芯片的存储器中预先保存经过验证的测试向 量，在测试模式下把它们加载到待测电路上。由于确定性测试向量是经过验证 的，它的故障覆盖率和测试效率很高，但采用确定性测试向量方法需要占用一 定的存储空间。 穷举或伪穷举方式 对于n 个输入端口的组合电路来说，采用穷举方式测试需要产生2 “个测 试向量，测试向量的产生可以通过n 个二进制计数器来实现。穷举测试向量产 生方式在f 包路硬件上的开销非常小，并且能检测出所有不把组合逻辑转化为时 序逻辑的故障。但是由于测试时间等因索的制约，穷举测试仅适合用于测试输 入端e l 数目n = 2 2 的组合电路，可以通过先对组合电 路进行分块，然后对每块进行穷举测试来完成，这就是伪穷举测试方式n 穷举 或伪穷举方式都不适合时序逻辑电路的测试。 伪随机方式 具有本源多项式的线性反馈移位寄存器( l f s r ) 电路产生的测试向量具有很 多随机特性，但是这些测试向量同时又是完全可以重现的，所以称l f s r 电路产 生测试向量的方式为伪随机方式。图2 2 所示的电路是本原多项式为 p b j 2 j + x 十x 的3 阶l f s r 电路。伪随机方式产生测试向量的优点在于电路 的开销比较小，还可以用于时序电路的测试，但缺点是需要进行故障模拟来确 定测试向量的数目，并且对含有伪随机阻尼故障电路不能达到1 0 0 的故障覆 盖率。 图2 23 阶l f s r 电路 表21 图2 2 的l f s r 的测试矢量序列 点 l001o1110 00l0lll0o z o1o11loo1 表2 1 给出了当x ，x ，x 。设置为“0 0 l ”时这个l f s r 生成的测试矢量序列。 这个外部x o r 标准l f s r 的特征多项式f ( x ) 是从右向左读的，所以由于最右边 的触发器总是被连接的，因此这个多项式有一个1 ( x 。) ；由于中间触发器是连 接的，所以它也有一个x 项，因为h ：= 1 。但是因为最左边的触发器没连，所 以没有x2 项。对一个n 位标准l f s r ，在其特征多项式中总有一个x “项，所以 包含x 3 项。这样f ( x ) = 1 + x + x 5 这个l f s r 实现如下方程式系统： 加权伪随机模式 加权伪随机测试矢量生成器的发明是为了使用较短的测试码长度( 即较短 的测试时间) 达到较高的故障覆盖率。为了在缩短测试码长度的同时改迸故障 覆盖率，对这种测试矢量生成器可以调节在每个输入产生0 或1 的概率。图 2 3 5 0 给出了一个加权伪随机测试矢量生成器，它可以在p i 产生具有可编程 概率的0 或l 。这个测试矢量生成器可以有效地处理难检测故障。在伪随机测 试码中，每个输入位是0 或1 的概率是0 5 。在加权伪随机b i s t 中，这些概率 被调整到使测试码更可能检测到难检测故障。一种方法是通过对难检测故障的 概率统计分析使用软件来确定单个或多个权重集合 5 6 。另一种方法是使用启 发式方法产生一个初始权重集合，并依靠a t p g 系统产生附加的权重。 介于伪随机模式与存储模式b i s t 之间，权重的伪随机模式b i s t 对于处理 难测故障是十分有效的。权重的伪随机测试的关键是使每个输入比特的概率不 同，这样可以使难测故障易于出现。权重可以由逻辑来生成，也可以由存储在 芯片上的r o m 来生成。 w e ，g h tw f 5 。k 琴r 阳懈椴腿脚懈p f l 鬈 l n v e r s i o r l 1 型 图23 加权伪随机测试矢量生成器 、i i i m 蕊墨恐 、l i _ 、 0 l o 1 0 l 0 0 1 ，。l = 、i i i u d ”叶 弱咒魁 ，l 表2 2 图2 3 所示电路的权重选择 w 1w 2 i n v p ( o u t p u t ) w w 2 i n v p ( o u t p u t ) o00 1 2 loo j 8 0 o11 2l o 07 8 o1o i 4 l1l l 1 6 0ll 3 4l 1 l 1 5 1 6 2 1 4b i s t 测试响应分析 要判断电路中有无故障，就要把测试向量应用到被测电路，并把测试响应 和期望值逐位比较，如果在d t s t 可测性设计方法中还采用这种方法话，就需要 大量存储单元来存储测试响应，这种方案就需要大的面积开销。合理的想法是 先把测试响应进行压缩得到特征向量，然后通过特征向量判定待测电路中有无 故障，对测试响应进行压缩得到特征向量的过程称为测试响应分析目前特征分 析技术应用比较广泛，特征分析技术是种基于循环冗余概念的压缩技术，结 构比较简单，一个单输入的l s f r 就可以实现特征分析的功能。 我们可以用硬件结构来确定被测试电路( c i r c u i tu n d e rt e s t ，c u t ) 输出 的有效性。当使用测试模式测试c u t 的时候，我们必须知道无故障的响应。对 于一个给定特定顺序的测试向量，我们可通过模拟c u t 来获得预知的响应和它 们的顺序。与存储模式b i s t 类似， 我们可以在芯片r o l l 上存储响应，但该方 案需要很大的面积开销。另一种方案，压缩测试模式和相应的无故障的响应， 并在自测试时重新产生它们，对于一般的v l s i 电路，其实用价值也非常有限。 另一种有效的方法将响应压缩成相当短的二进制序列，称为特征。为了使 压缩具有实用价值，压缩函数必须非常筠单得以在芯片上执行，压缩的响应必 须足够小。b i s t 中常用的有三种压缩函数。第一种压缩函数是转换计数，这个 函数计算在响应流中0 到1 和1 到0 的转换次数。第二种是特征分析函数，它 由惠普公司第一次作为压缩函数使用并由f r o h w e r k 在1 9 7 7 年定义。在这种方 法中，将响应序列输入到l f s r ，经压缩过的序列，其长度与l f s r 的长度一样， 叫做应用测试向量序列的c u t 的特征。第三种称为校正子或1 计数函数，这种 压缩函数计算响应序列中1 的总数( 总数可能会根据响应序列的长度规格化) 。 这个总数就称为c u t 的校难子。 我们还可以使用空间压缩器，典型的是线性电路，来减少输出的个数使之 0 可以被压缩。对于特征方法，我们将线性电路与l f s r 相综合来获得多输入线性 反馈移位寄存器( m u i t i p l e i n p u tl i n e a rf e e d b a c ks h i f tr e g i s t e r ，m i s r ) ， 它将输出序列从多输出c u t 上压缩。到目前为止，最常用的压缩方法是特征分 析，用l f s r 或m i s r 来实现。这些结构比较容易实现，因为它们可以串行扫描， 可以轻易地由外部设备读出来完成自测试。 2 1 5b i s t 优点 内建自测试( b i s t ) 不通过a t e 设备来加载测试向量和检测测试响应，而 是通过激励电路和测试响应分析电路来实现。与扫描可测性设计相比，b i s t 最 大的优点在于性能上不受芯片管脚与a t e 设备接口之间电气特性的限制，能实 现“a t s p e e d ”测试。 总的说来，b i s t 的主要优点如下： ( 1 ) 减少了对昂贵的测试仪的依赖性，b i s t 测试开发费用较低： ( 2 ) 以工作速度测试集成电路，减少了测试时间，并可以检测实际工作条 件下的故障； ( 3 ) 可以实现在线( 或在系统) 经常性测试，这一点对可靠性要求较高的 系统很有意义。 2 2 线性反馈移位寄存器( l f s r ) 的介绍 2 2 1 标准l f s r 和公式 图2 4 给出了一个标准的外部异或( x o r ) 或1 型线性反馈移位寄存器( l f s r ) 4 6 ，4 7 它是由d 触发器和线性异或门构成。它是一个外部异或l f s r ，因为x o r 门的反馈网络由x o 到x 。从外部给出。因为有n 个触发器( x 。，x 。) ，所以 称之为n 级l f s r 。一个设计正确的l f s r 可以像一个接近穷举的测试向量生成 器那样工作，因为它可以在2 。1 个不同的状态间循环，唯一被遗漏的状态是触 发器为全0 的状态。 7 x n 2 图2 4 标准线性反馈移位寄存器 在图2 4 中，每个抽头系数h 指示是否有从特地触发器到x 。位置触发器 的反馈。这是通过当存在反馈时将h ，( o i n 一1 ) 设置为l ，否则设置为0 。 图2 5 给出了这个电路的实际硬件实现。 c l o c k 图2 5 标准l f s r 的实际数字电路 在实际硬件中，如果h 。是0 ，那么对该位在反馈网络中没有x o r 门；否则就包含 x o r 门。这个有限域( 伽罗瓦域) 数字系统可用下面矩阵方程描述： j 矗( t + 1 蜀( t + l ： x i - 3 ( t 十 x ，2 ( 1 十 j ，耵i ( t + o o o o 10 0 1 h j l - 2h n 1 凰( t ) 置( t ) x ( t ) 一2 ( t ) 1 ( t ) 这个系统可以写成：n + 1 ) = 疋x ( t ) 其中正是伴随矩阵 2 、ll|illi、，。l、ifj o 1o o 二i 1 o o o h l 、lfi_=“川j，。，l 在这个矩阵中，除了最后一行外，z 的第1 列是o ，表明触发器右移。第 二列到第n 列和第l 行到第n - 1 行是单位矩阵，表明x 0 接收x ，的输入等等。最 后，第l 列的第n 个元素是反馈系数n ，表明x 0 总是经过x o r 反馈网络反馈给 x 。第n 行的其余元素是反馈系数h ，它们表明其余的触发器是否反馈给 x 。一l 。 如果x 是l f s r 的初始状态，l f s r 将经过如下状态变化：x ，t 。x ，t 。2 x t 。1 x ，等等。矩阵周期是使下式成立的最小整数k ： 巧= i ( 1 ) 其中，是单位矩阵，k 是l f s r 周期长度，正为伴随矩阵。由于乘以x 等于 对l f s r 的d 触发器移动一位，因此，我们把x 0 看做常数1 ， x 。= x x x o = x ，x ： 一x xx ，= x 2 ，x n = x xx 。= x “等。这个硬件系统可以用如下的特征多项 式描述： ，( 曲= i7 s 一，j 1 + x + 血，+ + 缸l ，1 + ，( 2 ) 因此，可以用多项式代数来推算l f s r 的行为。 2 2 2l f s r 的测试向量长度和检测概率 s e t h 等 4 8 开发了一种既可以估计测试过程的故障覆盖率，又可以估算测 试长度的方法。故障检测概率是通过个随机矢量检测到该故障的概率，它用 可检测故障的分布状态p ( x 1 表示： p ( x ) d x = 检测概率在x 和x + d x 之问的可检测故障所占的分数 ( 3 ) 只有当o x l 时，p ( z ) 是非0 而且为正的，另外也有f p ( x ) d x = 1 。这 假定所有的故障有非0 的检测概率。如果出现冗余故障，则可以通过给p ( x ) 增 加一个狄拉克函数6 ( x ) 来修正上述公式，这样积分结果仍然是1 。上述狄拉克 函数的数量将是冗余故障的一个分数。对b i s t 伪随机矢量，检测概率为x 的故 障有p ( x ) d x 个。一个伪随机矢量对这些故障的平均覆盖率是x p ( x ) d x 。第一个 伪随机矢