（电路与系统专业论文）soc中的8位cpu嵌入式结构研究.pdf

北京文迥大竽坝1 = 他卫 摘要 嵌入式系统的概念自提出以来得到了突飞猛进的发展，嵌入式系统被定 义为以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应于对功能、 可靠性、成本、体积、功耗严格要求的专用计算机系统。 c p u 嵌入式系统的核心。随着嵌入式技术的发展，以s o c 技术为核心 的嵌入式应用系统已经成为电子技术应用的主要支柱技术，对i p 技术的应 用与发展起到了相当大的促进作用。为了满足电子技术应用的需要，近年来 8 位c p u 的i p 正在得到越来越广泛的应用。由于不同的c p u 核具有不同 的结构，所以i p 在应用中需要建立相应的应用规范，以便能方便应用。为 此，本论文以8 0 5 1 、m 6 8 h c 0 5 和p i c l 6 c 6 x 为研究对象，从总线控制、指 令系统、控制电路、存储器管理和i o 接口这5 个方面详细研究了这三种单 片机中c p u 的特点，根据对这三种c p u 的研究，从总线结构、指令执行方 式、指令系统、寻址方式、寄存器的访问特性、寄存器的操作模式和工作模 式的特征这7 个方面详细地分析了s o c 中c p u 特性的影响因素。在此基础 之上，深入研究有关8 位c p u 的i p 的特性，总结出了s o c 中c p u 应该具 有的6 种特性，总线兼容性、指令集可扩展性、中断控制兼容性、寄存器兼 容性、时钟兼容性和存储器管理的兼容性。最后采用任务的模型对s o c 中 8 b i tc p u 进行验证。 本论文实际上提出了一种设计s o c 中8 一b i tc p u 的方法。首先根据具体 的需求，充分分析s o c 中c p u 特性的影响因素，然后在满足s o c 中c p u 应具有的特性的基础之上进行设计，最后就是对设计出来的嵌入式c p u 进 行验证。 关键词：s o c ，i p ，c p u ，f p g a ，验证 北京交通大学硕士论文 a b s t r a c t e m b e d d e ds y s t e mh a sd e v e l o p e dr a p i d l yf r o mt h ee m e r g e n e e e m b e d d e d s y s t e m ，w i t hf o c h so na p p l i c a t i o n s ，o fw h i c hs o f t w a r ea n dh a r d w a r ec a nb e r e d u c e d ，i sa g i l i t y ，h i g hd e p e n d a b i l i t y ，l o wc o s t ，a n ds m a l lb u l k c p ui st h ec o r eo fe m b e d d e ds y s t e m ，a l o n gw i t h d e v e l o p m e n to f e m b e d d e dt e c h n o l o g ye m b e d d e da p p l i c a t i o ns y s t e mb a s e do ns o ch a sb e c a m e t h e k e yt e c h n o l o g y o fe l e c t r i c t e c h n o l o g ya p p l i c a t i o n a n d p r o m o t e d t h e a p p l i c a t i o na n dd e v e l o p m e n to fi pt e c h n o l o g y t om e e tt h en e e do fe l e c t r i c t e c h n o l o g ya p p l i c a t i o n ，i nr e c e n ty e a r s8 七i tc p u 口h a s b e e na p p l i e dm o r ea n d m o r ew i d e l y b e c a u s eo fd i f f e r e n ts t r u c t u r e so fc p u i p , i ti sn e c e s s a r yt ob u i l d t h ec o r r e s p o n d i n gc r i t e r i o nf o re a s ya p p l i c a t i o n t h i sp a p e rd e e p l ys t u d i e dt h e t h r e ec p u so f8 0 5 1 ，m 6 8 h c 0 5a n dp i c l 6 c 6 xi nf i v ew a y so fb u sc o n t r 0 1 i n s t r u c t i o ns y s t e m ，c o n t r o le i r c u i t ，m e m o r ym a n a g e m e n ta n d 0 a c c o r d i n gt o t h es t u d yo nt h et h r e ec p u s ，t h ef a c t o r st h a ta f f e c tt h ec h a r a c t e r so ft h ec p ui n s o ch a v eb e e nm a i n l ya n a l y z e di ns e v e nw a y so fb u ss t r u c t u r e t h ee x e c u t i o n m e t h o do fi n s t r u c t i o n ，i n s t r u c t i o ns y s t e m ，a d d r e s s i n gm o d e ，a c c e s so fr e g i s t e r s ， o p e r a t i n gm o d e o fr e g i s t e t sa n dw o r km o d e a tt h eb a s eo f f o r g o i n ga n a l y s i s t h e c h a r a c t e r so f8 - b “c p uh a v eb e e n d e e p l ys t u d i e da n d s i xn e c e s s a r yc h a r a c t e r so f c p ui ns o ch a v eb e e np u tf o r w a r dt h a ta r eb u sc o m p a t i b i l i t y i n s t m c t i o ns e t e x p a n s i b i l i t y ，i n t e r r u p t c o n t r o l c o m p a t i b i l i t y ，r e g i s t e rc o m p a t i b i l i t y ，c l o c k c o m p a t i b i l i t ya n dm e m o r ym a n a g e m e n tc o m p a t i b i l i t y a t i a s tt h em i s s i o nm o d e i sa p p l i e dt ov e r i f yt h e8 一b i tc p u t l l i sp a p e ra c t u a l l yp u tf o r w a r dam e t h o dt od e s i g n8b i tc p ui ns o c a t f i r s ta c c o r d i n gt ot h ec o n c r e t en e e d ，t h ef a c t o r st h a ta f f e c tt h ec h a r a c t e r so ft h e c p ui ns o cs h o u l db ea n a l y z e da n dt h ec p ub a s e do n m e e t i n g t h en e e dt oh a v e t l l en e c e s s a r yc h a r a c t e r sc a l lb ed e s i g n e d ，a tl a s tt h ed e s i g n e de m b e d d e dc p u s h o u l db ev e r i f i e d k e y w o r d s ：s o c ，i p ，c p u ，f p g a ，v e r i f i c a t i o n i i 北京交通大学硕士论文 第1 章s o c 基本理论与技术 1 1s o c 的背景 随着半导体工业的不断发展，超大规模集成电路工艺水平不断提高， d e e p s u bm i c f o n ( 深亚微米) 工艺，如0 1 8um 、0 1 3um 已经走向成熟， 使得在一个芯片上完成系统级的集成已成为可能。同时人们也对电子系统提 出了更高的要求，如缩小体积、减轻重量、降低功耗、提高可靠性、提高性 能、增强保密性、降低系统成本等等。虽然工艺水平已经达到了深亚微米级， 但是几十年来集成电路的设计能力的增长滞后于工艺技术的发展，在深亚微 米阶段( d s m ) 阶段变得更加突出，显然现有的e i ) a 设计方法已经不能满足 这些要求，为了解决这个问题，s o c 设计技术就应运而生。 作为a s i c ( a p p l i c a t i o ns p e c i f i ci c ) 设计方法学中的新技术，s o c 始于2 0 世纪9 0 年代中期。1 9 9 4 年m o t o r l a 发布了f l e xc o r et m 系统，这 个系统是用来制作基于6 8 0 0 0 t m 和p o w e rp c t m 的定制微c p u 。到了1 9 9 5 年， l s il o g i c 公司采用s o c 为s o n y 公司进行设计。这二者是基于i p ( i n t e l l e c t u a lp r o p e r t y ) 核完成s o c 设计的最早报导。由于s o c 采用了 新技术，可以充分利用已有的设计积累，显著地提高了a s i c 的设计能力， 因此得到了非常迅速的发展。所有这些说明了s o c 在a s i c 学术界和工业界 越来越受到重视，s o c 必将为i c 产业的发展带来深远的影响。 系统芯片( s o c ) 与集成电路( i c ) 的设计思想是不同的，从分立元件 到集成电路再到s o c ，这是微电子领域的重大革命。2 1 世纪，集成电路将进 入s o c 时代。s o c 能够将越来越复杂的功能集成到单硅片上，这使得集成电 路发展成为集成系统( i s ) ，整个电子整机的功能将可以集成到一块芯片中。 s o c 将引领新一代嵌入式c p u 的技术发展，将不断满足日趋增长的功能密度、 灵活的网络连接、轻便的移动应用、多媒体的信息处理等需求 1 。 1 - 2s o c 的基本理论和技术 简单的说，s o c 就是系统芯片，又称片上系统，是将一个系统集成在 个芯片上面。s o c 也可以译为”系统芯片集成。，意指是一种技术，用以实现 北京交通大学硕士论文 从确定系统功能开始，到软、硬件划分，主要采用第三方的i p 完成设计的 整个过程。经过了多年的争论之后，对s o c 的定义达成了比较一致的意见。 一个集成电路芯片如果具有了以下的特性，就可以称做s o c 2 ： 1 实现复杂系统功能的v l s i 。从狭义的角度讲，s o c 是信息系统的集 成，是将系统集成在一块芯片上；从广义角度讲，s o c 就是一个微小型系统。 2 采用超深亚微米工艺技术。到了超深亚微米阶段，器件的特征尺寸 达到了o 1 8 一o 0 5 微米。特征尺寸是指器件中最小线条宽度，对m o s 器件 而占，通常指器件栅电极所决定的沟道几何长度，是一条工艺线中能加工的 最小尺寸，也是设计中采用的最小设计尺寸单位，常常作为技术水平的标志。 采用超深亚微米工艺技术可以在几平方厘米的芯片上集成数千万个晶体管。 3 用一个或数个嵌入式c p u 或数字信号c p u 。单个芯片要处理的信息 量和信息复杂度要求芯片必须具备强大的数据处理能力，嵌入式c p u 或数字 信号c p u 的使用将是s o c 的一个重要标志。 4 具备外部对芯片进行编程的功能。对于s o c ，由于其功能非常复杂， 应用时由于各种原因使原来的设计与实际应用有些差异，需要作必要的修改 或变动以适应应用环境，所以采取外部对其编程的方式是一个比较明智的做 法。 5 主要采用第三方的i p 核进行设计。高度复杂的系统功能和越来越高 新的产品打入市场的时间要求不允许芯片设计者一切从零开始，必须借鉴和 使用已经成熟的设计为自己的产品开发服务，所以采用第三方的i p 核是s o c 设计的必然。 这个概念虽然不是非常严格，但明确地表明了s o c 的特征。s o c 的主要 价值不是在于高度的集成，而是在于s o c 可以在较短的时间内设计出来。因 此，s o c 可以定义为：s o c 是在一个芯片上由于广泛使用预定制模块i p 而得 以快速开发的集成电路。 与a s i c 设计的其它技术一样，s o c 的出现是以许多技术支撑为条件的。 s o c 设计主要包括三个关键的支持技术： 1 软、硬件协同设计技术。软、硬件协同设计技术是面向不同系统的 软件和硬件的功能划分理论。硬件和软件更加紧密结合不仅是s o c 的重要特 点，也是2 1 世纪i t 业发展的一大趋势。 2 i p 模块库问题。i p 模块有三种，软核，主要是功能描述：固核，主 要为结构设计；硬核，基于工艺的物理设计，与工艺相关，并经过工艺验证 过的。 3 模块界面间的综合分析技术，这主要包括i p 模块间的胶联逻辑技术 2 北京芟墟亢字坝士比x ( g l u el o g i ct e c h n o l o g i e s ) 和t p 模块综合分析及其实现技术等。 i p 核在s o c 设计中非常重要，包含有两个方面的内容，是i p 核的生 成，二是i p 核的使用。i p 就是知识产权核，是一种预先设计好的甚至已经 过验证的具有某种确定功能的集成电路、器件或部件，也可以称为虚拟部件 ( v c ，v i r t u a lc o m p o n e n t ) 。v c 包含行为( b e h a v i o r ) 、结构( s t r u c t u r e ) 和物理( ? h y s i c a l ) 三个不同的方面和层次，相应地，i p 和可以分为三种， 软知识产权核( s o f ti pc o r e ) 、固知识产权核( f i r mi pc o r e ) 和硬知识 产权核( h a r di pc o r e ) ，其中以硬核的使用价值最高。c m o s 的c p u 、d r a m 、 s r a m 、e 2 p r o m 和f l a s hm e m o r y 以及a d 、d a 等都可以成为硬核，其中 尤以基于深亚微米的器件模型和电路模拟基础上，在速度与功耗上经过优化 并有最大工艺容差的模块最有价值。 软知识产权核主要描述功能行为，通常是以某种h d l 文本或者通用库 元件网表的形式提交给用户的。软知识产权核经过了行为级设计优化和功能 验证，但并不含有具体的物理信息。在后续的设计中，可以很容易地调用该 软核进行系统设计。 硬件知识产权核是基于某种半导体工艺的物理设计，已有固定的拓扑 布局和具体的工艺，一般是以电路物理结构掩模版图核全套工艺文件提供给 用户的，是可以拿来就用的全套技术。由于有确定的版图，所以硬件知识产 权核的面积、功耗和性能经过了优化。 固知识产权核的设计深度介于软知识产权核和硬知识产权核之间，已经 完成了门电路级综合和时序仿真等设计环节，并且通过了硬件验证，例如采 用f p g a 、e p l d 进行验证，采用硬件仿真器进行验证。固知识产权核一般是 以门级网表形式提交给用户的。 i p 核是s o c 设计的“积木”，好的i p 核应该包含以下特点 3 ： 1 易重用。s o c 要求在单个芯片上要集成上千万乃至上亿个晶体管，实 现了以前需要许多块p c b 板才能完成的功能，设计如此复杂的系统就必须采 用前人成功的设计成果，也就是采用第三方的i p 核进行设计，所以i p 核必 须具有易于重用性。 2 现i p 模块的优化设计。优化的目标通常为“四最”，即芯片面积最 小、运算速度最快、功率消耗最低、工艺容差最大。所谓工艺容差大是指所 做的设计可以经受更大的工艺波动，是提高加工成品率的重要保障。因为 i p 要重复使用千百次，甚至更多，所以i p 的每一点优化都将产生千百倍甚 至更多的倍增效益。因此基于晶体管级的i p 设计便成为完成i p 设计的重要 的或许也是主要的方法。 3 北京交通大学硕+ 论文 3 要符合i p 标准。与其它i c 产品一样，i p 进入流通领域后，也需要 有标准。于是1 9 9 6 年以后，r a p i d ( r e u s a b l ea p p l i c a t i o n s p e c i f i c n t el i e c t u a l p r o p e r t yd e v e l o p e r s ) 、v s i a ( v i r t u a ls o c k e ti n t e r f a c e a l l i a n c e ) 等组织相继成立，协调并制定i p 重用所需的参数、文档、检验方 式等形式化的标准，以及i p 标准接口片内总线等技术性的标准。 1 3s o c 的设计技术和实现方法 s o c 的设计必须采用与传统设计方法不同的方法，纯粹的“自顶向下” 或“自底向上”的设计方法不再适用于i p 核和s o c 的设计。主要原因在于， 在核的设计阶段，不可能设想出核所有可能的应用。所以s o c 设计方法是一 种“自顶向下”和“自底向上”的组合，就象是同时考虑物理设计和系统性 能的基于软硬件协同开发的种交互模式。目前的s o c 设计方法，通常参照 系统工程的方法进行。在系统分析、具体实现、系统集成各个阶段都按照设 计、验证、测试及文档并行的方式进行。s o c 的主要的设计流程如下图： 图1 1s 0 c 设计流程的主要阶段 1 行为建模 通过对系统的需求分析，通常采用高级语言( 如c 、c 十十、s d l 语言) 编 写抽象的系统行为模型，并进行系统功能验证。其结果是完成系统的规范说 明和设计模型及相关文档。 2 系统结构建模 4 北京交通大学硕士论文 功能描述之后，叮以定义一系列基于系统功能描述的软、硬件结构模 型，该模型可能包括微c p u 、微控制器、d s p 、总线、存储单元、外围设计、 r t o s ( r e a lt i m eo p e r a t i n gs y s t e m ) ，和其它一些专用的硬件处理单元， 这些单元应是可以重用的功能模块。 3 结构映射方案评估 这一阶段将功能进行划分并映射到不同的结构模型上去，即将不同的功 能映射为不同的软、硬件资源，对于硬件应将一种功能映射为一个精确的硬 件模块，对于软件应将一种功能映射为一个针对特定进程的任务。最后对结 构方案进行性能评估，选择性能最好的结构方案。 4 结构方案精炼 结构方案评估之后得到的结构方案还只是实现系统的一种粗略结构，还 必须依靠系统设计规范进一步进行精炼、细化，得到各硬件模块和软件模块 的设计规范。 5 软硬件设计 这一阶段主要是设计新的硬件模块，综合重用的硬件v c 模块，并开发 出相应的软件，其中硬件r t l 仿真和软件调试需要花费更多时间。 6 软硬件协同验证 在s o c 设计中，软件占据了相当大的比例，系统芯片的验证采用了软硬 件协同验证。可以缩短设计的周期。需要注意的是，由于系统芯片非常复杂， 因此在进行软硬件协同验证之前最好先单独验证各个模块。 7 系统集成 将通过软硬件协同验证的各个软硬件模块集成起来，形成最终的系统芯 片。 s o c 有两种实现方法：掩膜a s i c 实现和可编程实现。片上系统传统上 一直是用掩膜a s i c 去实现。但是掩膜a s i c 的最低定购量大，设计周期长， 因此只适合在批量大、能够承受得起这种成本的项目上使用。由于可编程 s o c ( s y s t e m o i lp r o g r a m m a b l ec h i p - - s o p c ) 功能强大、设计电子产品灵活、 应用领域宽广，被认为是半导体产业的未来 4 。s o p c 是基于s r a m ，需要外 部e e p r o m 来储存s o p c 内部的c p u 和f p g a 所配置的数据和执行代码，因此 s o p c 是两芯片s o c 方案。外部器件带来的额外费用和印制板面积在很多应 用中都是一个严重的不足，带外部e e p r o m 可以比真正单芯片方案增加3 3 0 的板面积。随着s o p c 技术的发展，在f p g a 内集成了e e p r o m ，这样f p g a 的配置数据和c p u 的执行代码就可以保存在片内e e p r o m 内，实现了真正的 单芯片可编程s o c 。 e 北京交通大学碗士论文 1 - 4 $ o c 提出的挑战 s o c 是一种新的a s i c 的设计方法，始于2 0 世纪9 0 年代中期，所以当 前s o c 还面临着许多要解决的问题。如非常高的集成复杂度、接口和同步问 题、数据管理问题、设计验证和测试问题、软硬件协同设计、i p 核的设计 和使用等等。另外，使用不同厂商提供的各种逻辑、存储器和模拟混合信 号的核还会引发s o c 设计中多方面的问题。v l s ir e s e a r c hi n c 公司的一项 最新调查明确提出了以下一些设计问题 5 。 1 移植方法学中的问题。包括无网表核、与版图相关的步长、宽长比 例失配和手绘版图。 2 时序问题。包括时钟重分配、硬核宽度与间距不一致、天线规则不 一致、芯片多层布线导致的r c 寄生效应、时序重验证和电路时序。 3 工艺与原始材料问题。包括非工业标准工艺特性、n 阱衬底的连接、 衬底原始材料和端口与目标工艺的层闻差异。 4 其它问题。包括混合信号设计不可移植、模拟电路的精度差和功耗 问题。 北京交通大学硕士论文 第2 章f p g a 的技术特性 2 1f p g a 的基本技术特点 现场可编程门阵列( f p g a ) 是近十几年加入到用户可编程技术行列中 的器件，f p g a 最早由美国x i l i n x 公司于1 9 8 5 年推出，其典型产品如x c 4 0 0 0 和x c 5 0 0 0 系列均采用c m o ss r a m 工艺制造，可反复编程，并能实现芯片功 能的动态重构。可编程门阵列在器件的选择和内部的互连上提供了更大的自 由度，是与传统的p l d 不同的一类可编程a s i c 。f p g a 具有类似于掩膜可编 程门阵列( m p g a ) 的通用结构，即由逻辑功能块排列的阵列组成，并由可编 程的互连资源连接这些逻辑功能块来实现所需的设计。f p g a 的内部逻辑功 能块的互连是利用可以编程的电子开关实现的，而掩膜可编程门阵列的内部 逻辑功能块的互连是由i c 工厂通过掩膜完成的，这是两者的不同之处。在 某种意义上说，f p g a 是一种将门阵列的通用结构与p l d 的现场可编程特性 结合于一体的新型器件。f p g a 既解决了定制电路的不足，又克服了原有的 可编程器件的门电路数有限的缺点，使得电子系统的设计工程师利用与器件 相关的e d a 软件，在办公室或实验室内就可以设计自己的系统，实现用户规 定的各种专门用途的a s i c 芯片。 通常f p g a 可分为三个部分：可编程逻辑单元、可编程i o 单元和可编 程内连线。可编程逻辑单元排列成阵列，可编程i 0 围绕阵列分布在芯片的 四周，可编程内连线纵横交错形成布线通道。内部连线通过编程以任意方式 连接成逻辑单元之间、逻辑单元和i o 之间要求的信号线。在有的f p g a 中， 逻辑单元可以由成行和成列的金属布线和金属一金属可编程通孔反熔丝 v i a l i n k 配置和互连，在采用三层金属工艺以后使v i a l i n k 金属的优点进一 步增强，允许所有的布线放置在逻辑单元之上，而不是与逻辑单元相邻，这 个方法使得小的芯片尺寸上可以有丰富的互连资源，以更低的成本提供给用 户1 0 0 的布通率和引腿锁定能力。一个f p g a 包含丰富的具有快速系统速 度的逻辑门、寄存器和i o 组成，主要的结构特点如下： 1 类似门阵列的连线通道和逻辑功能块的结构。逻辑资源和通信资源 是明显分开的和性质不同的，反映在e d a 系统中，逻辑阵列上逻辑功能块的 布局和功能块之间的布线是作为设计的不同阶段来处理的。 北京至埔大学坝士论又 2 支持双向和多资源的连线。双向连线在r a m 编程结构中是有问题的， 因为基本的开关元件有高阻抗，并要求中问缓冲，但是在p c b 和门阵列设计 方式中，双向连线是最常用的，并在其中有效地支持基本元件，f p g a 设计 者在结构中包含它们以维持与以前技术之间的连贯性。 3 具有多输入的功能单元。提供具有许多输入的大的功能单元，可以 实现完整的逻辑功能块，使得逻辑功能块比普通门阵列的功能块更复杂，可 以减少要求的功能块的数目，更重要的是也减少了设计布线要求的功能块间 的连线段。对r 枷型f p g a 特另重要，因为连线通道会扩充面积和增加延时。 4 编程接口与其说它可快速的再配置，不如说对低的板级总开销是最 优的，这是瞄准替代a s i c 市场的必然结果。 在排成阵列的逻辑单元之间存在有布线通道的f p g a 构成了通道型的 f p g a ，通道型的f p g a 按照其可编程的方式和逻辑功能块的类型，可以分为 两种类型：s r a m 一查找表类型和反熔丝的多路开关类型。 s r a m 一查找表类型采用的编程方式是掉电丢失的静态存储器，逻辑的实 现采用的是查找表。在s r a m 一查找表类型的f p g a 的逻辑功能可以在器件被 制造以后实现和修改，因此具有可再编程和系统内再编程( i s p ) 的能力， 但是由于决定逻辑功能的配置程序是存储在s r a m 中的，所以掉电时静态存 储器中的配置程序会丢失，这就需要在每次加电时要把配置程序加载进芯片 中。查找表( l o o k u p t a b l e ) 简称为l u t ，其本质上就是个r a m 。s r a m 一查找表类型的f p g a 的可编程逻辑单元是由功能为查找表的静态存储器 ( s r a m ) 构成函数发生器，由它来控制执行f p g a 应用函数的逻辑。m 个输 入的逻辑函数的真值表存储在一个2 mx1 的s r a m 中，s r a m 的地址线起输 入作用，s r a i 的输出为逻辑函数的值，由此输出状态控制传输门或多路开 关信号的通断，实现与其它功能块的连接。 从上面的分析可以看出，查找表结构的个特点是由查找表构成的函数 发生器功能强大，m 输入的查找表可以实现高达m 个输入的任意函数，只要 用逻辑函数的真值表预先加载存储器，这样的函数有2 2 个。带来的问题 是多于五个输入的查找表变得不能接受，因为m 个输入查找表的存储单元数 是2 m ，而可实现的函数数目增加得太多，这些附加的函数在逻辑设计中通 常用不到，也很难让逻辑综合工具去开发利用。所以，目前f p g a 中多使用 4 输入的l u t ，如x i l i n x 的v i r t e x 系列和a l t e r a 的f l e x 8 0 0 0 系列。当用 户通过原理图或h d l 语言描述了一个逻辑电路以后，p l d f p g 开发软件会 自动计算逻辑电路的所有可能的结果，并把结果事先写入s r a m 中，这样每 输入一个信号进行逻辑运算就等于输入一个地址进行查找表，找出地址对应 r 北京交通大学硕士论文 的内容，然后输出即可。下面是一个4 输入与门的例子。 表2 一l4 输入与门的实际逻辑电路和l u t 的实现方式 实际逻辑电路l u t 的实现方式 1 6 l r a m 输出b b ( l u r ) c l d a ，b ，c ，输入逻辑输出地址中的内容 0o o0 0o 1 1 1 111 1 1 ll 反熔丝的多路开关类型，采用的编程方式是一次性的反熔丝和采用多路 开关实现逻辑。的系列和q u的系列为反熔 丝多路开关类型，这类型的的逻辑功能可以在器件被制造以后实现和 修改，但是只能进行一次编程。配置信息是非易失性的，所以不用在每次加 电时进行加载。 在多路开关型结构中，基本的积木块是一个多路开关的配置。利用多路 开关的特性，在多路开关的每个输入接到固定电平或输入信号时，可实现不 同的逻辑功能。例如具有选择输入s 和输入a 和b 的2 选l 多路开关，输出 为s ，当置为逻辑1 时，多路开关实现的功能为s ，当置 为1 时，多路开关实现两输入或门的功能：。大量的多路开关和逻辑 门连接起来，可以构成实现大量函数的逻辑块。从上面的分析可以知道，只 要2 选多路开关的输入端放置输入的变量、它们的倒相和固定的和 等相应的组合，单个的2 选1 多路开关就可以实现两输入变量的任意函数。 当用多个2 选l 多路开关就可以实现更强的功能，例如 的一l 由三 个两输入多路开关和一个或门组成的基本积木块，如下图。 北京交通大学坝士论又 图2 2 基本的逻辑单兀a c t - i 这个宏单元总共有8 个输入和一个输出，可以实现的函数为： f = ( s 3 + s 4 ) ( s i w + s i x ) + ( s 3 + s 4 ) ( s z r + s z z ) 当设置每个变量为一个输入信号或一个固定电平时。可以实现7 0 2 种逻辑函 数。例如当w = a ，x = i ，y = i ，z = a ，s 2 = b ，s 3 = c ，s 4 = o 时，可以实现全加 器，其逻辑表达式如下： s 一( a o b ) e c ( c + 0 9 ( b a + b a ) + ( c + o ) ( b a + b a ) 2 2f p g a 实现s o c 的基本技术 随着f p g a 技术的发展，f p g a 不再只是实现系统的粘附逻辑，而成为名 副其实的可编程a s i c ，例如x i l i n x 推出的v i r t e x 和v i r t e x - - e 两个产品 系列。v i r t e x 采用了五层金属的0 2 2 微米工艺，系统操作速度达到1 6 9 姗z ， 密度达到i 0 0 万门。而v j r t e x - - e 采用0 1 8 微米六层金属的工艺，速度达 到2 0 0 m l l z ，密度达到3 2 0 万门。利用v j r t e x 和v i r t e x e 可以解决一些过去 要用各种不同专用器件才能对付的问题，如锁相环、s r a m 和电压转换缓冲 器等，。f p g a 从系统集成、系统存储、系统时钟和系统接口四个方面满足了 s o c 的要求。 1 系统集成 f p g a 中越来越集成更多的系统特性，包括l v d si o 、d c m 、b i o c k r a m 1 0 北京变通大学坝士论义 和s e l e c ti o ，这些结构上的特性都为单片上集成系统提供了方便的条件。 2 系统存储 系统级设计要求f p g a 不仅具有可编程的逻辑单元、i o 和互连布线资 源，还必须提供第四种可编程资源，即片内r a m 。数据密集的应用都要求有 高频宽的存储器，对于实现片上系统是非常重要的。进入深亚微米工艺，芯 片尺寸已从逻辑限制变为焊盘限制，因此芯片内核有空间实现片内块式 r a m 。例如v i r t e x 的s e l e c t r a m + 存储体系可提供高带宽的片内分布式和块 式r a m ，此外，把延时锁定环和i o 功能块结合起来，便可以为任意数量的 片外存储器提供2 0 0 m h z 的存取速度。 3 系统时序 对于高密度的器件，时钟分配是一个大问题。在系统设计中，时钟脉冲 相位差过大就会限制系统的性能，在每一个时钟周期内丢失去宝贵的若干纳 秒。v i r t e x 用独立的延时锁相环( d l l ) ，允许内、外时钟进行同步来解决 这个问题和消除系统时钟脉冲相位差。可以达到横跨整个器件的时钟到输出 的延时小于4 纳秒。实现对时钟信号的倍频和分频，以及o o 、9 0 。、1 8 0 0 和2 7 0 。 的相位移，芯片到芯片之间的通信达到2 0 0 a 4 t z ，百分之百地提高系统的性 能。 延时锁相环是f p g a 内第一次完全由数字式实现的锁相环，利用可编程 延时线和控制逻辑一起来选择延时以匹配时钟信号的分配。数字式延时锁相 环是无条件稳定的，并且不累加相位误差。因为不是进行频率综合，所以在 延时补偿和时钟调节中延时锁相环是更好的。在开发系统中，对于通常的时 钟应用可以利用全局缓冲延迟锁相环( b u f g d l l ) 宏单元，而利用c l k d l l 基本单元可以构造复杂的结构，为系统级设计提供了方便。 4 系统接口 在深亚微米时代进行高性能的系统级设计，设计者期望有不同的i o 标 准，允许与各种类型的器件连接实现应用。如c p u 、存储器、专用标准总线 和混合信号的接口，能提供工业标准、i e e e j e d e ci o 标准等。在用f p g a 进行s o c 设计时，就必须有这样的系统i o 接口，目前解决的方法是采用 s e l e c ti o 技术。 v i r t e x 采用的s e l e c ti o 技术，适合同时高性能地与前沿器件连接， 这些器件可以采用多个电压和信号标准。除了可以选择支持的i o 标准之 外，i o 功能块有高速驱动器，有分别为输入、输出、三态控制的寄存器和 可编程实现转换率、上拉及输入延时的控制。为了防止如此高密度的器件因 发热而烧毁，芯片上有热敏元件进行功率管理。 1 1 北京交通人学顿士论文 2 - 3f p g a 对实现s o c 的限制 f p g a 对实现s o c 的一个限制就是布线的复杂性和不确定性。传统的芯 片设计中，只考虑了门本身的延迟互连引起的延迟忽略不计，也正因如此， 传统的设计流程可分为逻辑设计与物理实现两个相互独立阶嚣芯片的设计 考虑较简单。随着晶体管尺寸的降低，门的速度越来越快，限制电路性能提 高的主要因素不再是开关速度，而是互连延迟。时钟频率越赢，互连线作为 扇出负载引起的延迟在整个时序预算中所占的比例越太深皿微米设计范围 中互连延迟占总延迟的6 0 7 0 ，因此精确地计算这部分延迟在芯片设 计中是十分重要的。同时高性能电路使得所有时序的容差都非常小，也对精 确定位电路各部分的延迟模型提出了更高的要求。f p g a 的布线的复杂性和 不确定性为精确地计算系统的延迟带来了困难限制了f p ( ；a 对s o c 的实现， 1 2 北京交通大学硕士论文 第三章三种流行8 - b i tc p u 的特征分析 8 0 5 1 、6 8 t 1 c 0 5 和p i c l 6 c 6 x 是三种比较流行的8 位单片机，这三种单片 机的内部结构如图3 一l 、3 - - 2 、3 3 所示。下面从总线控制、指令系统、 控制电路、存储器管理和i o 接口5 个方面研究这三种单片机中c p u 的基本 结构。 图3 - 18 0 5 1 单片机内部结构 北京交通大学硕士论文 图3 - 2m 6 8 h c 0 5 单片机内部结构 1 4 北京交通大学硕士论文 图3 - 3p i c l 6 c 6 5 单片机内部结构 孓1 总线控制 一个完整的c p u 应该由运算器、控制器、存储器( r o m 及r a m ) 和i o 1 5 北京交通大学硕士论文 接口组成。在通常情况下，这些部件的问的连接是通过总线实现的，以总线 为核心就构成了c p u 的基本结构。 所谓总线，就是连接系统中各个部件的一组公共信号线。根据总线所在 的地方的不同，c p u 系统的总线分为两种，内部总线和外部总线。内部总线 指的是c p u 内部的总线，用来连接c p u 、寄存器、内部存储器和i o ，成为 它们通信的干道。外部总线指的是c p u 、存储器、外设各大部件之问信息传 输线，由于这些部件通常都制作在各个插件板上，所以又叫板级总线。根据 功能的不同，通常把外部总线分为三组，即地址总线、数据总线和控制总线。 地址总线用于传送c p u 送出的地址信号，以便进行存储单元和i o 端口的选 择。地址总线是单向的，只能由c p u 向外发送信息。地址总线的数日决定了 可直接访问的存储单元的数目。例如，r l 位地址可以产生2 n 个连续地址编码， 因此可访问2 ”个存储单元，即通常所说的寻址范围为2 n 个地址单元。数据 总线用于c p u 与存储器之间或c p u 与i o 端口之间传送数据。数据总线与 c p u 处理数据的字长一致。例如，8 0 5 1 c p u 是8 位字长，所以数据总线的位 数也是8 位。数据总线是双向的，可以进行两个方向的数据传送。控制总线 是c p u 发出的以控制片外r o m 、r a m 和i o 读写操作的一组控制线。 根据总线结构的不同，c p u 可以分为两种体系结构，冯诺伊曼结构和 哈佛结构。冯诺伊曼结构的c p u 的数据线和指令线分时复用，但取指令和 取数据不能同时进行，速度受限，价格亦高。哈佛结构结构的c p u 的数据线 和指令线分离，这使得取指令和取数据可同时进行，且由于一般指令线宽于 数据线，使其指令较同类冯诺伊曼结构c p u 指令包含更多的处理信息，执 行效率更高，速度亦更快。同时，这种c p u 指令多为单字节，程序存储器的 空间利用率大大提高，有利于实现超小型化。这里所说的字节指的是指令字 节，而不是常说的8 b i t 字节。例如p i c l 6 c 6 x p i c l 6 c 7 x p i c l 6 c 8 x 系 列的指令字节为1 4 b i t ，p i c l 7 c x 系列的指令字节为1 6 b i t ，而它们的数 据存储器全为8 位宽。 由图3 1 可知，8 0 5 1 c p u 的内只有一条8 位的总线，用来传送指令和 数据，这就是冯诺伊曼结构。由于共用一条总线，为了避免冲突，传送数 据和指令时要分时复用该总线。 由图3 2 可知，m 6 8 h c 0 5 和8 0 5 1 一样，内部总线也是8 位的，分时传 送指令和数据，属于冯诺伊曼结构。 由图3 3 可知，p i c l 6 c 6 5 采用的是哈佛结构，它的指令总线和数据总 线相互分开的，指令总线为1 4 位，数据为8 位。 1 6 北京交通大学硕士论文 3 - 2 1 精简指令集 3 2 指令系统 c p u 采取“存储程序”的工作方式，即实现把程序加载到存储器中，当 启动c p u 后，c p u 便自动进行工作。任何c p u 都有它的指令系统，有十几条 至一百多条指令，并有若干种寻址方式。c p u 执行程序是一条指令一条指令 执行的。执行一条指令的过程一般可以分为三个阶段，取指令、指令译码和 执行指令。当开始执行程序时，c p u 首先进入取指阶段，从存储器种取出指 令并通过c p u 译码后，转入指令执行阶段，在这期间，c p u 执行指令指定的 操作。取指阶段是由一系列相同的操作组成的，因此，取指阶段的时间总是 相同的，而执行指令的阶段是由不同的时间顺序组成的，它取决于被执行指 令的类型。执行完一条指令后接着执行下一条指令。所以，程序的执行方式 是按照取指令一指令译码一执行指令的顺执行，直到程序结束。 c p u 的指令系统可以分为两类，r i s c ( 精简指令集) 和c i s c ( 复杂指令 集) 。r i s c 是一种传统的计算机体系结构，采用的是精简指令集。r i s c 计算 机的指令集随着计算的发展而引入了各种各样的复杂指令，使得指令集和为 此要实现这些指令的计算机体系结构越来越复杂，已经不堪重负。经过大量 的研究和分析，发现在c i s c 的指令集中，各种指令的使用频率度相差悬殊。 大概有2 0 的指令被反复使用，使用量约占整个程序的8 0 ：而有8 0 左 右的指令则很少使用，其使用量约占整个程序的2 0 ，这就是所谓的2 0 一8 0 定律。在上述的三种单片机中，只有p i c l 6 采用的是r i s c 微c p u 结 构，其余两种采用的都是c i s cc p u 结构。 r i s c 特点如下： 1 指令规整、对称、简单。指令小于1 0 0 条，基本寻址方式2 3 种。 2 周期指令。指令字长一致，单拍完成，便于流水操作。p i c 中涉及 到改变p c ( 程序计数器) 的指令需要两个周期。其余的指令只需要 一个周期。p i c l 6 采用两级流水线结构，取指和执行。 3 大量的寄存器。寄存器不少于3 2 个。数据c p u 的指令只对寄存器的 内容操作。只有加载存储指令可以访问存储器。 r i s c 是在1 9 7 9 年美国加州大学伯克利分校的帕特逊等人提出的，但不 同的看法使得目前尚未有对r i s c 的严格定义。同时由于r i s c 是一种设计思 想，它还在不断地发展和丰富，因此，要完整地给r i s c 下定义是困难的。 1 7 苎塞銮塑查兰堡主笙墨 现在有两种r i s c 的定义，都能比较明确地说明r i s c 的设计思想。 1 乍内基梅隆大学( c a