cpld流水灯得设计.doc

实时钟及流水灯设计 系 别： 电子信息系 专 业： 通信工程 班 级： B080307 学 号： B080307姓 名： 张 指导教师： 郭芳华 实验课程： CPLD技术及其应用 年 月 5 日实时钟及流水灯的设计一、实验目的：1学习MAX+PLUSII 软件的基本操作；2学习使用原理图方法进行逻辑设计输入；3学习使用AHDL语言进行逻辑设计输入；3初步掌握器件设计、编译、仿真和编程的过程；4学习设计仿真工具的使用方法。二、实验要求：1设计并介绍你的框图。2引脚的信号说明,引脚必需以英文字母开头。3按照模块写,每个模块的功能叙述,软件仿真,以及进行波形分析。4 整个设计过程都要通过maxplus2平台来完成。三、实验原理框图：将秒针的进位输出连CO连接在分针的控制端PE上，再将分针的进位输出端CO连接在时针的控制端PE上，则在脉冲信号的作用下，秒针每循环一次，分针变化一次，分针每循环一次，时针变化一次，时针每变化12次循环一次。将各模块的CLK端连接在一起，再连接再CLK脉冲信号，在脉冲信号的驱动下系统就可以开始工作。将秒针的控制端PE和流水灯的使能端连接在一起，在连接在拨码开关上，就可以通过一个拨码开关控阵实时钟及流水灯是否工作。将个子模块的CLR端连接在一起，再连接在高低电平按键上，则通过控制按键就可使整个系统归零四、单元模块设计：1con4m模块：功能：为模4M计数器/分频器。它有2个输入端口：CLR、CLK。2个输出端口：CSP、CSN。CSP为正极性输出，CSN为负极性输出，且CSP超前CSN一个时钟周期。VHDL语言程序如下：SUBDESIGN Con4m(CLR,CLK: INPUT ;CSP,CSN : OUTPUT;)VARIABLECOUNT21.0: DFF;BEGINcount.clk=CLK;COUNT.CLRN=CLR;CSP=(count=0);CSN=!(count=1);IFcount a,b,c,d,e,f,g;0=0,0,0,0,0,0,1;1=1,0,0,1,1,1,1;2=0,0,1,0,0,1,0;3=0,0,0,0,1,1,0;4=1,0,0,1,1,0,0;5=0,1,0,0,1,0,0;6=0,1,0,0,0,0,0;7=0,0,0,1,1,1,1;8=0,0,0,0,0,0,0;9=0,0,0,0,1,0,0;10=0,0,0,1,0,0,0;11=1,1,0,0,0,0,0;12=0,1,1,0,0,0,1;13=1,0,0,0,0,1,0;14=0,1,1,0,0,0,0;15=0,1,1,1,0,0,0;END TABLE;END;3Sc模块：功能：流水灯控制电路。它有3个输入端口：PE, CLR,CLK；8个输出端口：Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8。VHDL程序如下：SUBDESIGN SC (PE, CLR,CLK: INPUT; Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8: OUTPUT; ) VARIABLECOUNT4.0:DFF;BEGINCOUNT.CLK=CLK;COUNT.CLRN=CLR;IF PE THEN COUNT=COUNT+1;ELSE COUNT=COUNT;END IF;TABLECOUNT=Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8; 0= 0, 1, 1, 1, 1, 1, 1, 1; 1= 1, 0, 1, 1, 1, 1, 1, 1; 2= 1, 1, 0, 1, 1, 1, 1, 1; 3= 1, 1, 1, 0, 1, 1, 1, 1; 4= 1, 1, 1, 1, 0, 1, 1, 1; 5= 1, 1, 1, 1, 1, 0, 1, 1; 6= 1, 1, 1, 1, 1, 1, 0, 1; 7= 1, 1, 1, 1, 1, 1, 1, 0; 8= 1, 1, 1, 1, 1, 1, 0, 1; 9= 1, 1, 1, 1, 1, 0, 1, 1; 10= 1, 1, 1, 1, 0, 1, 1, 1; 11= 1, 1, 1, 0, 1, 1, 1, 1; 12= 1, 1, 0, 1, 1, 1, 1, 1; 13= 1, 0, 1, 1, 1, 1, 1, 1; 14= 0, 0, 1, 1, 1, 1, 1, 1; 15= 1, 0, 0, 1, 1, 1, 1, 1; 16= 1, 1, 0, 0, 1, 1, 1, 1; 17= 1, 1, 1, 0, 0, 1, 1, 1; 18= 1, 1, 1, 1, 0, 0, 1, 1; 19= 1, 1, 1, 1, 1, 0, 0, 1; 20= 1, 1, 1, 1, 1, 1, 0, 0; 21= 0, 1, 1, 1, 1, 1, 1, 0; 22= 1, 0, 1, 1, 1, 1, 0, 1; 23= 1, 1, 0, 1, 1, 0, 1, 1; 24= 1, 1, 1, 0, 0, 1, 1, 1; 25= 1, 1, 1, 0, 0, 1, 1, 1; 26= 1, 1, 0, 1, 1, 0, 1, 1; 27= 1, 0, 1, 1, 1, 1, 0, 1; 28= 0, 1, 1, 1, 1, 1, 1, 0; 29= 1, 0, 1, 1, 1, 1, 0, 1; 30= 1, 1, 0, 1, 1, 0, 1, 1; 31= 1, 1, 1, 0, 0, 1, 1, 1;END TABLE;END;Sc模块的软件仿真结果如下所示：4Led12模块：功能：模12七段LED显示计数器。它由m12模块和7seg模块构成。有三个输入端口：PE、CLR、CLK；7个输出端口：A、B、C、D、E、F、G。Led12模块的软件仿真结果如下所示：m12模块的原理图输入为：功能：模12同步计数器。M12模块的软件仿真结果如下所示：五、信号引脚的锁定：ISPB99 CEPF10K10 引脚锁定表时钟CLK1(晶振）1CLK243复位1扬声器28按键K1/29K2/30K3/35K4/36K5/37K6/38K7/39K8/47拨码开关S1/48S2/49S3/50S4/51S5/52S6/53S7/54S8/58LEDabcdefg万位（时）19212223242527十位（分）891011161718百位（分）8081833567十位（秒）69707172737879个位（秒）60616264656667六、实验总结及心得体会： 通过这次实验设计我切身感受到了一句话-实践检验理论。老师在课堂上讲课的时候,我们几乎没有认真的听讲过,不是不想听而是总感觉这门课太陌生,不知道如何下手,同时也感觉到这门课程的枯燥乏味。但是通过实验以后就大不一样了,实验过后我们不仅知道老师所讲的内容是什么,更重要的是我们对此们课程有了更深的了解与学习的兴趣,能使我们轻松的投入到学习中感