电工与电子祥案21.doc

泉州工程职业技术学院教案 第 21 次课 2学时课目和课题第十三章 门电路与组合逻辑电路第四节 组合逻辑电路的分析与设计第五节 加法器 第七节 译码电路和显示器教学目的与要求1、 掌握卡诺图化简逻辑函数2、 掌握加法器的的原理3、 掌握译码器的原理重点难点重点：编码器和译码器的远离推算难点：译码器的实际运用教学进程（含课堂叫徐内容、教学方法、辅助手段、师生互动时间分配、板书设计）课堂设计（教学内容、过程、方法）时间分配13.4.3 用卡诺图化简逻辑函数1.逻辑变量的最小项逻辑函数的表达式通常采用“与或”的形式。若乘积项中包含了所有变量A、B、C的原变量或反变量，则称这些乘积项为最小项。具体我们来看一个实例，就知道了化为最小项的方法。例题最小项的编号：2.逻辑函数的卡诺图表示法卡诺图：将变量的最小项按一定规则填入一个方格图中，n个变量就有个最小项，注意的是如变量AB的4个最小项的顺序是00，01，11，10而不是按照二进制递增的。3.逻辑函数的卡诺图化简法卡诺图的化简方法就是将逻辑相邻的最小项圈起来，然后相加，消去逻辑变量，得到最简的表达式。逻辑相邻：任意相邻的两个最小项中只有一个变量不同。1. 上下左右任何相邻的两个小方格都是逻辑相邻的。2. 最上一行和最下一行是逻辑相邻。3. 最左一列和最右一列是逻辑相邻。例题 解：ACBC AB最后化简结果：例题 圈圈的原则是能大不小，逻辑相邻。同一个“1”可以被画多次卡诺图化简逻辑表达式，直观，快捷，容易化成最简式。建议在逻辑电路设计中采用此法化简。 圈越大越好，但每个圈中标的方格数目必须为2个。同一个方格可同时画在几个圈内，但每个圈都要有新的方格，否则它就是多余的。不能漏掉任何一个标的方格。13.5 加法器 在数字电路中，加法运算是二进制加法运算，加法器是数字电路中最基本的运算单元。13.5.1 二进制看一下二进制和十进制数的015，我们会发现二进制数只有0和1，逢2进1.所以二进制下0+0=0，0+1=1，1+0=1，1+1=10，注意第四个式子。13.5.2 半加器概念：不考虑从低位送来的进位信号只求本位的和A 加数 S 本位和 B 被加数 C 进位真值表 观察上表，先看S，AB相同，则S为0，AB不同，则S为1，而进位可以用与门实现，所以半加器也可以由与非门组成半加器的逻辑符号 半加器的功能：完成一位二进制加法运算。13.5.3 全加器全加器的功能：完成多位二进制加法运算Ai加数；Bi被加数；Ci-1低位的进位；Si本位和；Ci进位。逻辑状态表逻辑图半加器半加器1AiBi逻辑符号例题 四位二进制加法运算A=1101, B=1011, A+B=? 1 1 1 0 0 1 1 1 1 0 0 0 A+B=1100013.6 译码电路和显示器 译码就是将二进制代码翻译成十进制数和对应的信号。13.6.1 二进制译码器 将n种输入的组合翻译成2n种电路状态。也叫n2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号两位二进制译码器的工作原理分析： 功能表每一组二进制代码，对应一个输出信号。13.6.2 集成二进制译码器CT4139（74LS139）集成二进制译码器介绍：从图上可以看到，控制端低电平有效。输出端，低电平有效。CT4139的功能表例题 用5片CT4139扩展成4线16线译码器 设计如上图所示，我们来分析一下：图中共有16个输出端，其中（5）的A3A2控制输出接到(1) (4)片的控制端，从而控制(1) (4)片的输出的选择，再A1A0上加入信号，从而实现某片的输出。13.6.3 二十进制译码器二十进制代码又称BCD码，有四个输入端13.6.4 数字显示译码器在数字系统中，需要将运算结果用我们习惯的十进制显示出来，这就要用到显示译码器。显示译码器：4个输入端， 7个输出端；称为七段显示译码器。七段显示译码器输出端接显示器件。常用的显示器件有半导体数码管和液晶显示器。1. 半导体数码管(LED) 由七个发光二极管组成，搭成十进制数码的七个字段。发光二极管的工作电压为1V2.5V。 导通某个二极管，相应的那段就会亮，导通所有二极管，就会显示“8”字。2. 液晶显示器(LCD)由液态晶体组成，在液态晶体薄层上外加电压，改变其光学特性而进行显示。 由于液晶显示器具有工作电压低，结构简单、成本低，所以得到广泛应用。3. 七段显示译码器七段显示译码器：4个输入端， 7个输出端；输出端接LED或LCD显示器件。 目前常用的七段显示译码器有CT4047（74LS47)和CT4048（74LS48)。七段显示译码器CT4048（74LS48)介绍。CT4048（74LS48) 是高电平译码，应配接共阴极的数码管。4脚：