第四章部分习题问答.pdf

4 章部分习题解答 4 2 3 用译码器74138 和适当的逻辑门实现函数ABCCABCBACBAF 解 将逻辑函数F化为用 74138 输出端 表示的逻辑函数 7 2 1 0 iYi 7640 7 6 4 0 YYYY CBACBACBACBA ABCCABCBACBA ABCCABCBACBAF 由逻辑表达式得逻辑图 如图题解 4 2 3 所 示 图题解 4 3 5 74151 的连接方式和各输入端的输入波形如图题 4 3 5 所示 画出输 出端 Y 的波形 解 由图题 4 3 5 中 74151 所构成的逻辑电路可知其数据输入端的状态为 D0 D0 D1 D7 1 D2 D2 D3 D5 0 04 DD 26 DD 由此可写出此时 74151 的功能表 如表题解 4 3 5 所示 由功能表的输出状态和图题解 4 3 5 中给出A B C E D0 D2的波形 可 画出输出端的波形 如图题解 4 3 5 所示 4 3 6 应用 74151 实现如下逻辑功能 1 CBACBACBAY 2 Y A B C 解 1 将逻辑函数CBACBACBAY 写成如下形式 1 图题 4 3 5 表题解 4 3 5 输 入 输 出 选 择 使能E C B A Y 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 D0 1 D2 0 0 1 0 Y m1D1 m5D5 m4D4 数据选择器集成电路芯片 74LS151 的标准表达式为 7766443221100 7 0 76543210 DmDmDmDmDmDmDm CBADDACBADBCDABCBADCDABCADBCDABCDmY s i ii 图题解 4 3 5 将Y与Y 比较可得 D0 D2 D3 D6 D7 0 D1 D5 D4 1 将芯片上的地址输入端C B A依次换成A B C 如图题解 4 3 6a 所 示 2 图题解 4 3 6a 图题解 4 3 6b 2 Y A B C 由表达式列真值表 如表题解 4 3 6 所示 表题解 4 3 6 输 入 输 出 选 择 使能 E A B C Y 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 1 0 0 1 将该表与 74LS151 的标准功能表表 4 3 2 比较 可得 D0 D3 D5 D6 0 D1 D2 D4 D7 1 且地址输入端C B A 外接信号A B C 如图题解 4 3 6b 所示 4 5 1 试用两个半加器和一个或门构成一全加器 1 写出Si和Ci的逻辑表达式 2 画出逻辑图 解 由教材中的式 4 5 1 和式 4 5 2 可得半加器的逻辑表达式 ABC BABABAS 1 2 由图 4 5 1 可得半加器的逻辑符号如图题解 4 5 1a 所示 再由全加器真值表 4 5 2 可得全加器的逻辑表达式Si和Ci 如式 4 5 7 3 和式 4 5 8 再将Si和Ci用半加器的逻辑表达式 1 和 2 来表示 即 1 1 i CSCBAS iiii 1 1 iiiiiii SCCCBABAC 由表达式可知 用两个半加器和一个或门可构成一全加器 如图题解 4 5 1b 所示 图题解 4 5 1 4 5 6 仿照半加器和全加器的设计方法 试设计一半减器和一全减器 所用的门电路由自己选定 解 列写 1 位二进制半减器直值表 如表题解 4 5 6a 所示 由真值表写出 D和V的逻辑表达式 即 BAV BABABAD 表题解 4 5 6a 被减数 A 减数 B 差 D 向高位的借位 V 0 0 1 1 0 1 0 1 0 1 1 0 0 1 0 0 列写 1 位二进制全减器真值表 如表题解 4 5 6b 所示 写出全减器输出变 量D V的逻辑表达式为 ABCBCACBACBAV ABCCBACBACBAD 表题解 4 5 6b 被减数 A 减数 B 来自低位借位 C 差 D 向高位的借位 V 0 0 0 0 0 1 0 1 0 1 4 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 用卡诺图化简D V 如图题解 4 5 6