SOI技术相关.docx

Skyworks推出WLAN用全新SOI单刀三掷开关 时间： 2011-12-29点击次数：43 Skyworks Solutions推出首款针对无线网络(WLAN)所开发的分离式绝缘硅 (SOI) 单刀三掷开关。新的SKY13345-368LF和SKY13385-460LF具备低插入损耗特性，适用于2.4至2.5GHz频率范围内的WLAN (802.11 b/g) 和蓝牙 (Bluetooth)应用。新的SOI开关可兼容于在1.8V逻辑电压下保持线性度的芯片组这是在低电流要求的条件下，内嵌WLAN连接功能的智能手机应用最普遍的一种架构。此开关采用紧凑的四方扁平无接脚(QFN) 2 x 2 mm封装RDA宣布世界上第一个采用IBM SOI工艺制造的SP9T单芯片RF SWITCH 时间： 2011-08-22点击次数：247 中国上海,2011年8月22日. 锐迪科微电子(Nasdaq:RDA),宣布成功研发了世界上第一个集成了译码器,低通滤波器单芯片SP9T天线开关,采用IBM的SOI工艺. 该SOI工艺相比与GaAS,提供了优秀的性能并显著降低了成本.“对于天线开关,SOI是一个非常好的工艺, 采用这种先进的工艺,我们能够研发出世界上第一个集成逻辑译码,低通滤波的单芯片天线开关,并拥有ESD保护. “锐迪科微电子的CEO,Vincent Tai说. “因为该SOI工艺是基于传统的VLSI工艺,我们能够以传统GaAS集成电路一部份的成本,以较高成品率生产出先进的天线开关.另外,高度集成的SOI芯片,简化了封装,进一步提高了成本优势.“IBM已经优化了RF SOI技术,以满足市场上大部份需求的3G,4G性能以及集成要求.”IBM专业制造总监Regina Darmoni说.”RDAs RF开关产品,演示了IBM RF SOI如何能够在高需求的手机市场中实现有前景的竞争优势.”“SOI为先进的RF应用提供了引人注目的优势.IBM的RF SOI技术能力,代表了在无线集成产品的简化及生产效率上的一个重大的提高.” SOI行业联盟的执行总监,Horacio Mendez说道.”RF开关和滤波器的整合,展示了一个重要的成本降低,同时提供了RF市场所要求的性能.”RDASW91是一个SP9T的天线开关,2.52.5mm,16pin LGA封装. 该低成本开关有6个GSM通道口以及3个UMTS通道口,适合用于快速增长的多频带3G手机. 除了高集成度,该器件同时提供了优秀的线性谐波性能以及低插入损耗. RDASW91预计将引领用SOI制造的开关新浪潮.SOI MOSFET和GaAs pHEMT在射頻开关应用上的比较 时间： 2011-07-06点击次数：165 由于基频 CMOS 芯片的应用越来越广泛，而总功耗持续降低，基频控制器的控制电压逐渐从 +2.8 V 降至 +1.8 V。在某些领域，可能会继续降至 +1.3 V。鉴于这类电压逐渐接近 GaAs pHEMT 的阈值电压，必须使用集成的 CMOS 电荷泵才能满足不断提升的开关线性度和电源要求，这引发了人们对 GaAs pHEMT 技术与 SOI MOSFET 技术相对优势的比较（表 1）。在低掷数开关中，GaAs pHEMT 技术提供良好的功率和线性度性能，同时占用较少的芯片面积，这意味着封装尺寸更小。而对于 SOI MOSFET 开关，由于集成正负电压发生器的要求以及较低的功率容量和较高的 FET 损耗，因此通常会占用较大的芯片面积。但是，由于能够在低于 +1.8 V 的电压下工作，并且能够灵活地在芯片上集成 CMOS 逻辑电路，使得 SOI MOSFET 开关在低控制电压和高掷数开关应用中具有一定的优势。TowerJazz为agilentde ADS 2011软件扩展SiGe,SOI以及RF CMOS的设计套件 时间： 2011-10-06点击次数：134 TowerJazz宣布其0.18um工艺上提供高速SiGe,SOI以及RF CMOS设计套件.该套件是用在Agilent的ADS 2011 EDA软件上,主要应用于移动电话的前端模块器件如SOI天线开关,SiGe PA以及用于光纤网络,汽车,雷达和60GHz WiFi上的高频产品.以及其他高速接口,比如哪些支持Light-Peak和Thunderbolt标准的.该套件通过为客户在RF CMOS,SiGe MMIC以及PA设计方案上提供一套精确的有效工作环境,帮助他们的新产品快速上市.TowerJazz和Agilent将于曼彻斯特举行的欧洲微波展上演示了这套新的设计套件. 原文参考: /news_items/2011/OCT/TOWERJAZZ_061011.html射频元件的SOI 时间： 2007-05-22点击次数：100 当射频芯片建立在传统的硅基板制时，硅组件的半导体属性会导致基板中射频讯号的衰减。硅组件的半导体属性，还会导致各种寄生干扰(串音) 的传输。在高阻抗基板上运用SOI，能有效地改进芯片的高频行为层：大幅降低阻抗损失与串音。高阻抗(HR)SOI基板为射频与SoC电路设计人员开启新视野。各种功能(像是天线开关)通常需要昂贵的III-V族化合物，现在都可整合在硅组件中，降低整体系统成本，并达到和以往大致相同的效能，以及更高的整合度。由于绝缘效率的改进，故能达到密度更高的芯片配置。SOI亦能将处理过的顶层转移至各种低导电度基板(例如玻璃)，进一步改善射频效能。STMicroelectronics最近在国际电机电子工程师协会的SOI会议(尼加拉瓜瀑布，2006年)获得最佳论文奖，其理论是HR SOI可取代III-V族的技术，在未来几年可应用在V、W、与G频带(至少达到200 GHz)，扩展低成本、量产型CMOS数字与射频/MMW应用市场。市调公司反击Intel：FDSOI制程总体费效比优于体硅 时间： 2011-07-17点击次数：111 市调公司IC Knowledge称，根据他们最近完成的一次”严密的”制程成本分析，在22nm及更高级别节点制程，FDSOI制程相比体硅制程的总体费效比更高。IC Knowledge的总裁Scotten W. Jones表示：“FDSOI在制程简化方面优势很大，因此除了性能更优良之外，其相比体硅制程还同时具备更高的成本竞争力。而使用FDSOI制程生产芯片产品的工步数更少则是FDSOI总体费效比优良的主要原因。”虽然与离子注入有关的成本在芯片制造总成本中所占的比率相对较低，但FDSOI在减少离子注入工步，与离子注入准备用掩膜板数量方面的优势特别明显。由于FDSOI产品制造环节更少，因此简化了芯片的制造过程。在进行这次制程成本分析过程中，IC Knowledge与Soitec即著名的SOI/FDSOI晶圆供应商进行了合作,定义了面向22nm节点制程的三种常用芯片制造工艺流程，并对其各自的成本进行了详细的分析。这三种工艺流程包含一种采用体硅制程的工艺流程，两种采用FDSOI制程的工艺流程，而两种FDSOI工艺流程中，其一为采用离子注入技术进行漏源极掺杂（针对传统的漏源极设计），而另外一种则使用就地掺杂技术对漏源极进行杂质掺杂（针对RSD即Raised Source/Drain设计）。在对所有这三种工艺流程进行定义时，对其所生产器件的性能参数也进行了定义，如器件的门限电压，栅极以及栅绝缘层，浅槽隔离结构，所用的沟道应变工程技术等等，栅极结构则被定义为统一采用gatelast HKMG工艺制作；互联层方面，则采用8层金属层的定义，最后工艺的应用范畴被定义为面向SOC芯片制作。另外，SOI晶圆的采购成本则被定义为500美元/片，体硅晶圆的采购价则被定义为极低的130美元/片。完成工艺流程的参数定义之后，IC Knowledge采用其自己研制的战略成本模型（Strategic Cost Model），模拟了将这些工艺流程于2012年应用到台湾某家月产量为3万片的芯片生产厂的成本费用进行了评估。评估过程中考虑了诸多细节因素，如前面提到的不同种类晶圆的采购成本，劳动力成本，资产贬值率，设备维护成本，水电气成本，光刻用掩膜板成本等等。这些细节参数是根据 IC Knowledge公司从全球多家芯片厂所搜集的数据进行定义的。最后的分析结果是，经济性最高的方案是采用FDSOI+漏源极就地掺杂技术的组合，其成本大约为每片晶圆3000美元。不仅如此，两种采用FDSOI工艺流程的成本都要比采用体硅制程的成本要不少。研究还发现，采用离子注入方法制作漏源极的FDSOI制程，在成本方面与体硅制程仅相差1%。因为这次的研究重点在