数字电路复习资料.doc_第1页
数字电路复习资料.doc_第2页
数字电路复习资料.doc_第3页
数字电路复习资料.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

一、空题1、数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示。2、根据触发器功能的不同,可将触发器分成四种,分别是触发器、触发器、触发器和触发器。8时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 _时序电路。. 将十进制数45转换成8421码可得 。5. 数字电路按照是否有记忆功能通常可分为两类: 、 。6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位。7能将模拟信号转换成数字信号的电路,称为 ;而将能把数字信号转换成模拟信号的电路称为 。16 逻辑变量的异或表达式为:。17二进制数A=1011010;B=10111,则A-B=。18组合电路没有功能,因此,它是由组成。19同步RS触发器的特性方程为:Qn+1=,其约束方程为:。9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位。11十进制数238转换成二进制数是;十六进制数是。12组合逻辑电路不存在输出到输入的通路,因此其输出状态不影响输入状态。13对于上升沿触发的D触发器,它的次态仅取决于CP沿到达时的状态。二、单项选择题1. 对于四位二进制译码器,其相应的输出端共有 。A 4个 B. 16个 C. 8个 D. 10个2. 要实现,JK 触发器的J、K取值应为 。A J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=14在下列逻辑电路中,不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器6、 逻辑函数,其对偶函数F*为。A B. C. 7、用8421码表示的十进制数65,可以写成。A65 B. 1000001BCD C. 01100101BCD D. 10000012 7. N个触发器可以构成最大计数长度(进制数)为 的计数器。 A.N B.2N C.N2 D.2N8随机存取存储器具有 功能。A.读/写 B.无读/写 C.只读 D.只写9只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容 。A.全部改变 B.全部为0 C.不可预料 D.保持不变11用8421码表示的十进制数45,可以写成A45 B. 101101BCD C. 01000101BCD D. 1011012 2. 对于四位二进制译码器,其相应的输出端共有A 4个 B. 16个 C. 8个 D. 10个 3用8421码表示的十进制数45,可以写成A 45 B. 101101BCD C. 01000101BCD D. 1011012 4属于组合逻辑电路的是 A 触发器 B. 全加器 C. 移位寄存器 D. 计数器三、化简下列逻辑函数,写出最简与或表达式:1 Y3见如下卡诺图CDAB 0001111000010101111101011001012 Y2m(0,2,3,4,5,7)四、分析设计题触发器电路如下图所示,试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”(10分)。Q1 Q1A CPQ2ACPD Q QCPAQ1Q26TTL触发器

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论