声光数字显示竞赛抢答器设计2.doc

淮海工学院课程设计报告书 课程名称： 电子技术课程设计 题 目：声光数字显示竞赛抢答器设计 系 （院）： 电子工程学院 学 期： 2011-2012-1 专业班级： 自动化 091 姓 名： 郑路攀 学 号： 030913135 评语：成绩：签名：日期：目录1 引言.32 设计内容及要求.33 总体设计方案.34 电路设计.45 组装调试.116 设计电路的特点及优缺点.117 系统所需元器件.118 心得体会.129 参考文献.12121 引言 数字电子技术是当前发展最快的学科之一，数字逻辑器已从60年代的小规模集成电路发展到目前的中、大规模集成电路。相应地，数字逻辑电路的设计方法在不断地演变和发展，由原来的单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计，软件逻辑设计及兼有二者优点的专用集成电路设计。 目前数字电子技术已经广泛地应用于计算机，自动控制，电子测量仪表，电视，雷达，通信等各个领域。例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，而且容易实现自动化和智能化。随着集成技术的发展，数字电子技术的应用范围将会更加广泛，并产生越来越深刻的影响。 2 设计内容及要求2.1 设计内容 在许多比赛中，为了准确、公正、直观地判断出第一抢答者，通常设置一个抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计分、犯规及奖惩记录等多种功能。2.2 设计要求（1） 设计制作一个可容纳六组参赛的数字式抢答器，每组设置一个抢答器按钮供抢答者使用。（2） 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别。此时，电路应具备自锁功能，使别组的抢答开关不起作用。（3） 设置计分电路。每组在开始时预置成0分，抢答后由主持人记分，答对一次加10分，反之不减分。（4） 设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。3 总体设计方案3.1 设计思路（1） 用触发器或锁存器等器件判断出第一抢答者的信号并将其锁存。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效，否则应视为提前抢答而犯规。（2） 当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。还可用鉴别出的第一抢答信号控制一个具有两种工作频率交替变化的音频振荡器工作，使其推动扬声器发出两态笛音音响，表示该题抢答有效。（3） 计分电路可采用2位七段数码管显示，由于每次都是加或减10分，故个位总保持为零，只要10位和100位作加或减计数即可，可采用两级十进制加/减计数器完成。3.2 原理框图图（1） 数字显示抢答器原理框图4 电路设计4.1 单元电路设计4.1.1 计分电路图（2） 计分电路图图（3） 计分电路仿真图设计思路：如图所示，是将两片同步十进制计数器接成百进制计数器。该图采用的是并行进位方式的接法。以第一片的进位输出C作为第二片EP和ET的输入，每当第一片计成9（1001）时C变为1，下个CLK信号到达时第二片为工作状态，计入1，而第一片计为0（0000），它的C端3回到低电平。第一片的EP和ET恒为1，始终处于计数工作状态。4.1.2控制电路图（4） 控制电路图图（5） 控制电路仿真图设计思路：6组选手每组选手分别控制一个开关，而74ls147具有低电平有效的功能，将I7,I8,I9端都置1，I1I6由选手控制，谁先按下按钮通过编码器进行编码，再通过锁存器的输出反响端将原本的信号顺序送到74LS48进行译码以及输出。4.1.3定时电路图（6） 定时电路图图（7） 定时电路仿真图 设计思路：该定时电路采用的是74LS192加/减计数器，在LOAD端，UP端为1，CLR端为0，DOWN端为脉冲输入时，该计数器便为减计数。将ABCD输入端预设成9（1001），便可以实现从9开始的倒计时计数以及显示。4.1.4音响电路 图（8） 音响电路图图（9） 音响电路仿真图由555定时器和三极管构成的报警电路如图4-4所示。其中555构成多谐振荡器，振荡频率：fo1/(R1+2R2)Cln2=1.43/(R1+2R2)C。由图上元件参数可知，该图的振荡频率为1，即周期为1，该电路输出为每秒给一个脉冲。 其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。4.1.5 自锁电路 图（10）7475管脚图 图（11） 自锁电路逻辑图 输 入 输 出 D G Q 0 1 0 1 1 1 1 0 0 Q0 0表（1） 74LS75功能表4.1.6 译码与显示驱动电路设计 图（12） 译码与显示驱动电路图 图（13） 译码与显示驱动电路仿真图设计思路：74LS48具有译码功能，ABCD为输入端，灯测试输入LT，灭零输入RBI,灭灯输入/灭零输出BI/RBO,根据BCD-七段显示译码器的真值表可知，当输入为0（0000）时，显示管上显示0，当输入1（0001）时，显示管上显示1，由此类推，则将输入为0-9显示在显示管上。4.2 整机电路图及工作原理4.2.1 整机电路图图（14） 整机电路图4.2.1 工作原理（1） 当主持人按下开始按钮时，选手开始抢答，最先按下按钮的选手的组别显示在第一个显示器上，同时，第二个显示器上显示倒计时的时间，倒计时时间预设成9秒，由555定时器发出秒脉冲，到倒计时到零还没有人抢答时，报警器发出警鸣声报警。（2当主持人判别选手为对的答案时，每组选手对应一个记分器，答对时，支持人对应的给选手加分，否则不扣分。5 组装调试（1） 输入电路由多路开关所组成，每一竞赛者与一个开关相对应。开关应为常开型。当按下开关时，开关闭合；当松开开关时，开关自动断开。另外，主持人使用的开关为拨动开关，同Vcc连接，则与GND断开；反之亦然。开始调试时，可以先接2路抢答实验，电路调试成功后，再连接全部电路。（2） 译码驱动电路将编码器输出的BCD码转换为数码管需要的逻辑状态，并且为保证7段显示数码管正常工作，应提供足够的工作电流。组装和调试可预置时间的定时电路时，可输入1Hz的时钟脉冲信号，要求电路能进行减1计时；当减计时到零时，能输出低电平有效的定时时间到信号。组装调试发声电路时，可以对NE555振荡电路单独调试，声音正常后，再接入整个电路中，另外可以使用音乐芯片。（3） 定时抢答器调试时，应注意检查各部分电路的功能。在各部分电路正常后，再调试各部分电路之间的时序配合关系，以满足设计要求。6 设计电路的特点及优缺点6.1 特点 由主持人控制总体电路，实现抢答的开始、结束以及加分控制。6.2 优点 电路各部分分工明确，实现多方总控要求。6.3 缺点 电子线路过于复杂，做的过程比较繁杂。7 系统所需元器件（1） 七段显示器（共阴极） 4片（2） 74LS484（3） 74LS1602（4） 74LS1921（5） 4MHZ石英晶振 1片或5G555定时器 1片（6） 门电路： 74LS321(或门）、74LS001、74LS041（7） 编码器：74LS1471（8） 四位D锁存器：74LS751（9） 电阻、电容、三极管（3DK2A1）、二极管（2CK54)、音乐集成块（KD1531）、导线等8 心得体会 两周的课程设计，给我印象最深刻的是，要设计一个成功的电路，必须要充分理解所学的书本知识（数字电子技术基础）还要结合其他课程，要有耐心，还要有坚持到底的毅力。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接以及电路的细节设计上。在多种方案的选择中，我仔细分析比较其原理以及可行的原因，使得电路最终能够稳定工作。 通过课程设计，使我们对课堂上的知识有了更加充分的吸收和更加深刻的理解，而且也加深了对数字电子技术基础这门课程的兴趣。在连接电路和仿真的过程中还用到了protel软件，加强了我们对电子线路CAD实用教程的印象，画图的时候也增加了熟练度。在此次的设计过程中，也让我意识自己在电子这方面知识掌握的不扎实。不过也增加我们对电子元器件的了解。 在整个实验过程中，我深刻体会到在设计过程中，需要反复实践，其过程可能很繁琐，有时花很长时间啊才能设计出所需要的电路，那时心中未免有些灰心，此时更需要我们静下心来，仔细思考。有不懂的地方更应该虚心请教老师和同学，直到明白为止。 此次的课