MSP430教程9：MSP430单片机时钟模块.doc

MSP430的时钟模块由低速晶体振荡器LFXT1、高速晶体振荡器XT2（MSP430X11X,MSP430X12X没有）、数字控制振荡器DCO、琐相环FLL（MSP430X16X以上包括）和增强型琐相环FLL+等部件组成。 MSP430X1XX基本时钟模块有三个时钟输入源LFXT1CLK(低速32768Hz,高速450Hz到8MHz)、XT2CLK(450Hz到8MHz)、DCOCLK，提供以下三种时钟信号 1.ACLK辅助时钟：由LFXT1CLK信号经1、2、4、8分频后得到，可以由软件选作各个外围模块的时钟信号，一般用于低速外设。 2.MCLK系统主时钟：MCLK可由软件选择来自LFXT1CLK、XT2CLK、DCOCLK三者之一，然后经1、2、4、8分频得到，MCLK主要用于CPU和系统。 3.SMCLK子系统时钟：可由软件选自LFXT1CLK和DCOCLK（MSP430X11X、MSP430X12X系列，因其不含XT2），或XT2CLK和DCOCLK，然后经1、2、4、8分频得到。SMCLK主要用于高速外围模块。系统频率与系统的工作电压密切相关（MSP430工作电压1.8V3.6V,编程电压2.7V3.6V）,所以不同的工作电压，需要选择不同的系统时钟。当两个外部振荡器失效时，DCO振荡器会自动被选作MCLK的时钟源。PUC信号之后，DCOCLK被自动选作MCLK和SMCLK的时钟信号，LFXT1CLK被选作ACLK的时钟信号，根据需要MCLK和SMCLK的时钟源可以另外设置。控制时钟模块的三个寄存器为DCO控制寄存器DCOCTL、基本时钟系统控制寄存器1BCSCTL1、基本时钟控制寄存器2BCSCTL2 1.DCOCTL 7 6 5432 10 DCO2DCO1 DCO0MOD4MOD3MOD2 MOD1 MOD0 DCO.0DCO.2定义8种频率之一（DCO=0DCO=8），可分段调节DCOCLK频率，相领两种频率相差10%。 MOD.0MOD.4 定义在32个DCO周期中插入的fdco+1周期个数，而余下的周期为fdco周期，控制切换DCO和DCO+1选择的两种频率，如果DCO常数为7，表示已经选择最高频率，此时不能利用MOD.0MOD.4进行频率调整。 DCOCTL POR后初始值为60H。 2.BCSCTL1 765 4 32 1 0 XT2OFF XTS DIVA1 DIVA0 XT5V RSEL2RSEL1RSEL0BCSCTL1初始值为84H XT2OFF控制XT2的开启和关闭 0XT2振荡器开启 1XT2振荡器关闭（默认） XTS控制LFXT1工作模式 0低频模式（默认） 1高频模式 DIVA1、DIVA0控制ACLK分频 00 不分频（默认） 01 2分频 10 4分频 11 8分频 XT5V此位设置为0 RSEL0RSEL2 三位控制内部电阻以决定标称频率 0选择最低标称频率 . 7选择最高标称频率 3.BCSCLK276 543 2 1 0SELM1SELM0DIVM1DIVM0SELS DIVS1DIVS0 DCORSELM1 SELM0 选择MCLK时钟源 0 0DCOCLK（默认） 0 1DCOCLK 1 0LFXT1CLK对于MSP430F11/12X，XT2CLK对于MSP430F13/14/15/16X 1 1LFXT1CLKDIVM1DIVM0选择MCLK分频 0 0不分频 0 12分频 1 04分频 1 18分频SELS 选择SMCLK时钟源 0 DCLK（默认） 1 LFXT1CLK对于MSP430F11/12X，XT2CLK对于MSP430F13/14/15/16XDIVS1DIVS0 选择SMCLK分频 00 不分频 01 2分频 10 4分频 11 8分频DCOR选择DCO电阻 0 内部电阻 1 外部电阻时钟模块的应用一、设置MCLK=XT2，SMCLK=DCOCLK，将MCLK由P5.4输出(MSP430X14X中引脚P5.4和MCLK复用)#includemsp430x14x.hvoidmain(void) unsigned int i; WDTCTL= WDTPW+WDTHOLD;/Stopwatchdog topreventtooverflow P5DIR| =0X10; /SetP5.4 to output P5SEL | =0X10; /SetP5.4 to MCLK mode BCSCTL1 &= XT2OFF; /Enable XT2 do IFG1 & = OFIFG; /Clear OFIFG for(i=0xff;i0;i-);/Set a delay while(IFG1&OFIFG); /check-up the OFIFG BCSCTL2 | = SELM_2;/SetXT2CLK the clock of MCLK for(;);二、 设置ACLK=MCLK=LFXT1=HF，将ACLK用P2.0（复用）输出。#include msp430x14x.hvoid main(void) unsigned int i,j; WDTCTL = WDTPW+ WDTHOLD; P1DIR =0x02; P2DIR =0x01;