Multisim 10.0环境下层次化设计方法的实现.doc_第1页
Multisim 10.0环境下层次化设计方法的实现.doc_第2页
Multisim 10.0环境下层次化设计方法的实现.doc_第3页
Multisim 10.0环境下层次化设计方法的实现.doc_第4页
Multisim 10.0环境下层次化设计方法的实现.doc_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电子与信息工程系电子版实验报告EDA技术实 验 名 称年 级学 号姓 名实验二 Multisim 10.0的基本操作（二）08 电信1班备注：（1）、按照要求独立完成实验项目内容，报告中要有设计工具生成的电路图、波形图、仿真结果等原始截图。（2）、实验结束后，把包含本实验项目数据资料、电子实验报告的个人文件夹上传至指定的ftp目录下(homework_upload/EDA实验)，并由实验室刻盘留档。ftp:6 账号：microele 密码：ele1507实验二 Multisim 10.0的基本操作（二）一、实验目的：1、掌握Multisim 10.0环境下的总线操作方法。2、学会Multisim 10.0环境下数字电路的仿真分析方法。3、掌握Multisim 10.0环境下层次化设计方法的实现（Subcircuit建立和使用）。二、实验内容：1、复杂电路设计中常使用总线方式来实现元器件互联，请按照图2.1所示使用总线完成六个缓冲器（Buffer）电路。（要求：器件互联要正确总线的编号体现互联关系：编号相同实现联通），并且报告自己输入的电路截图；图2.1 六缓冲器(Buffer)电路2、请输入图2.2所示的数字逻辑图，并使用逻辑转换仪分析它的逻辑功能（得到逻辑函数真值表、表达式、最简表达式、与非门逻辑图）；并且报告分析结果（其中真值表和与非门逻辑图请使用截图方式报告其他数据使用文本方式报告）。图2.2 需要分析的逻辑电路真值表图：与非门逻辑图：3、请使用字信号发生器和逻辑分析仪对2.2逻辑图进行输入、输出波形分析（字信号发生器产生输入激励、逻辑分析仪直观显示输入输出波形），请报告电路截图、逻辑分析仪的波形截图。 4、请使用层次化设计思想，实现一位全加器。（报告自己的设计电路截图）（1）、建立一位半加器子电路：图2.3 一位半加器示意图（2）、建立一位全加器顶层设计： （3）、请使用字信号发生器和逻辑分析仪测试自己的设计电路。三、实验结果分析与总结（总结自己实验结论、分析实验中的异常现象
人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论