数字逻辑设计及应用-电子科技大学

1 Chapter9Memory CPLDandFPGA 存储器 CPLD和FPGA DigitalLogicDesignandApplication 数字逻辑设计及应用 2 基于XilinxFPGA的动态可重构配置课程 Xilinx大学教师WorkShop讲师为来自美国XILINX大学计划部资深外籍讲师本课程介绍了如何利用ISE PlanAhead 与嵌入式开发套件 EDK 软件工具构建 实现和下载可部分重配置 PR FPGA设计 3 基于XilinxFPGA的动态可重构配置课程 Xilinx大学教师WorkShop本次培训配备硬件实验平台参加者可以现场动手操作和演示申请原厂正版软件的捐赠 5 000 00 4 560 00 79 00 59 00 49 00AboutstudentpricingShippingimmediately Basys 2FPGABoardXilinxSpartan3EFPGA 100Kor250Kgates IntendedforusewithISEorWebpackDigilentUSB2portprovidingboardpower programming anddatatransfersVGA PS 2connectors 5 Basys2FPGABoard 6 1180 00 149 00 99 00AboutstudentpricingShippingimmediately Nexys 2FPGABoardXilinxSpartan 3EFPGA 500Kor1200Kgates IntendedforusewithISE Webpack orEDKDigilentUSB2portprovidingboardpower programming anddatatransfers16MBMicronCellularRAM 4MBNumonyxStrataFlash VGA RS 232 high speedexpansionconnector 7 Nexys 2FPGABoard 8 基于XilinxFPGA的动态可重构配置课程 西安电子科技大学每天锻炼一小时 健康工作五十年 幸福生活一辈子EDAEDA技术数字系统EDA技术 9 Memory 半导体存储器 LSI在应用上分类 专用型 为专门设备或用途而设计通用型 可用在不同数字设备中在制造工艺上分类 双极型MOS型 半导体存储器指能够存储大量二值数据的半导体器件 按功能可分为 只读存储器 READ ONLYMEMORY ROM 信息数据可长期掉电保存于器件之中随机存取存储器 RANDOM ACCESSMEMORY RAM 可随时读出或写入数据 数据断电丢失 DigitalLogicDesignandApplication 数字逻辑设计及应用 10 各种存储器中结构最简单的一种 在正常工作时它存储的数据是固定不变的 只能读出 不能随时写入 故称只读存储器 分类 使用的器件类型 二极管ROM双极型三极管ROMMOS管ROM数据的写入方式 固定ROM 无法更改 出厂时已定可编程ROM PROM 用户只可写入一次可擦可编程ROM EPROM 可写可擦 但费时长 操作复杂电抹可编程ROM E2PROM 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 11 ROM电路都包含地址译码器 存储单元矩阵和输出缓冲器三个部分 地址译码 与阵列 字线存储矩阵 或阵列 位线输出缓冲 三态门控制 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 12 二极管ROM 固定ROM 掩模只读存储器 两位地址输入 A1 A0 四位数据输出 D3 D2 D1 D0 存储单元为二极管 存储容量为4 4位 只读存储器 READ ONLYMEMORY ROM 13 工作原理 地址译码器将地址A1A0译成W0 W3中的一个高电平输出信号 存储矩阵实际上是一个编码器 当W0 W3输出高电平信号 则在D0 D3输出一个四位二值代码 A1A0 10 W2 1 W0 W1 W3 0 只有D2 一根位线与W2之间有二极管 二极管导通 D2 1 D0 D1 D3 0D3D2D1D0 0100 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 14 二极管ROM的结点图 阵列图 最小项 15 NMOS管存储矩阵 交叉点处接有MOS管时相当于存1 没有MOS管时相当于存0 交叉点的数目称为存储单元数 用4 字数 4 位数 表示 固定ROM电路结构简单 集成度高 价格便宜 存储数据由工厂制造时固化 数据不可改写 用存储器实现组合逻辑函数 地址译码器输出全部最小项利用存储单元的或门输出构成所需组合逻辑的最小项和 16 可编程只读存储器PROM 所有的存储单元均为0或1 可根据需要改写一次存入数据 编程 的方法 熔断法 PN结击穿法 出厂时所有存储单元为1 用户可写入0只能写入一次 令字线为高电平 位线上施加负高压脉冲 熔丝型PROM的存储单元 PROM管的结构原理图 17 EPROM 可根据需要改写多次 将存储器原有的信息抹去 再写入新的信息 允许改写几百次方法 利用雪崩击穿 采用特殊的雪崩注入MOS管或叠栅注入MOS管擦除方式 紫外线照射特点 擦除操作复杂 速度慢 正常工作时不能随意改写E2PROM 允许改写100 10000次方法 利用隧道效应 采用具有两个栅极的特制NMOS管和一个普通NMOS管 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 18 E2PROM 允许改写100 10000次擦除方式 加电特点 擦除操作简单 速度快 正常工作时最好不要随意改写FlashMemory 快闪存储器方法 采用特殊的单管叠栅MOS管 写入用雪崩注入 擦除利用隧道效应擦除方式 加电特点 擦除操作简单 集成度高 容量大 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 19 例1用一个ROM实现如下函数 并画出其结点图 将函数写成最小项之和的形式 确定地址和输出输入变量为A B C D 地址为4位 函数F1 F2 输出为2个 应选用24 2的ROM ROM的应用实现组合逻辑函数 代码转换 字符发生器 数学函数表 实现时序电路中组合逻辑部分ROM也可按RAM的级联方式扩展 20 画结点图 只读存储器 READ ONLYMEMORY ROM DigitalLogicDesignandApplication 数字逻辑设计及应用 21 例2用一个ROM实现二进制码到格雷码的转换 确定地址和输出输入变量为B3 B2 B1 B0 地址为4位 函数R0 R1 R2 R3 输出为4个 应选用24 4的ROM 22 画结点图 只读存储器 READ ONLYMEMORY ROM 23 随机存取存储器 RAM 在使用RAM时可以随时从任一指定地址取出 读出 数据 也可以随时将数据存入 写入 任何指定地址的存储单元中去 优点 读写方便 使用灵活 缺点 存在易失性 一旦断电所存储的数据便会丢失 不利于数据长期保存 按存储单元的特性分为 SRAM 静态随机存储器DRAM 动态随机存储器 DigitalLogicDesignandApplication 数字逻辑设计及应用 24 SRAM的结构框图 SRAM的结构及工作原理RAM电路通常由存储矩阵 地址译码器和读 写控制电路三部分组成 25 存储矩阵 在译码器和读 写控制电路的控制下既可以写入1或0 又可以将所存储的数据读出 存储矩阵中的单元个数即存储容量地址译码器 将输入的地址代码译成某一条字线的输出信号 使连接在这条字线上的存储单元或读 写控制电路接通 然后才能对这些单元进行读或写 读 写控制电路 对电路的工作状态进行控制片选输入端CS 读 写控制 输出缓冲电路 随机存取存储器 RAM DigitalLogicDesignandApplication 数字逻辑设计及应用 26 1 执行读操作 将存储单元里的内容送到输入 输出端上 0 执行写操作 输入 输出线上的数据被写入存储器 CS 1时RAM的输入 输出端与外部总线接通 CS 0时RAM的输入 输出端呈高阻态 不能与总线交换数据 随机存取存储器 RAM DigitalLogicDesignandApplication 数字逻辑设计及应用 27 2114的结构框图 X0 A3 28 29 共有1024 4 4096个存储单元 排成64 64矩阵 1024 210 共有10个地址输入端A0 A9 分成两组译码I O1 I O4既是数据输入端也是数据输出端 1时 门G1 G8禁止 将存储器内部电路与外部连线隔离 可以直接把I O1 I O4与系统总线相连使用 0 0 G1 G4工作 G5 G8禁止 加到I O1 I O4上的数据被写入指定的四个存储单元 1 0时 门G9输出高电平 使缓冲器G5 G8工作 门G10输出低电平 使G1 G4禁止 这时由地址码指定的四个存储单元中的数据被送到I O1 I O4 实现读操作 DigitalLogicDesignandApplication 数字逻辑设计及应用 30 SRAM的典型存储单元 六管NMOS静态存储单元 六管CMOS静态存储单元 特点 数据稳定可靠无需刷新读写速度快工艺复杂集成度低 31 动态随机存储器DRAM 单管动态MOS存储单元 典型存储单元 特点 电路简单集成度高读出信号小需刷新 32 DRAM电路总体结构 1位输入1位输出地址分时输入 33 RAM的扩展当使用一片RAM器件不能满足存储量的需要时 可以将若干片RAM组合到一起 接成一个容量更大的RAM 位扩展方式 输入全部并接 输出分别接出如果每一片RAM中的字数已够用而每个字的位数不够用时 应采用位扩展的连接方式 将多片RAM组合成位数更多的存储器 例1用1024 1位RAM接成1024 8位RAM 34 字扩展方式 输入低位和并接 输出全部并接 输入高位通过译码控制片选如果每一片RAM中的位数已够用而字数不够用时 应采用字扩展方式 也称地址扩展方式 例2 用四片256 8位RAM接成一个1024 8位RAM256 28 1024 210 每一片RAM只有八位地址输入端 而1024为10位地址输入端 故需增加两位地址码A9 A8 由于每一片RAM的数据端I O1 I O8都有三态缓冲器 而它们又不会同时出现低电平 故可将它们的数据端并联起来 作为整个RAM的八位数据输入 输出端 DigitalLogicDesignandApplication 数字逻辑设计及应用 RAM的扩展 35 RAM的字扩展接法 DigitalLogicDesignandApplication 数字逻辑设计及应用 36 各片RAM电路的地址分配 DigitalLogicDesignandApplication 数字逻辑设计及应用 RAM的扩展 37 ProgrammableLogicDevice 可编程逻辑器件 可编程逻辑器件 ProgrammableLogicDevice 简称PLD 是一种通用大规模集成电路 用于LSI和VLSI设计中 采用软件和硬件相结合的方法设计所需功能的数字系统 PLD的优点 价格较便宜 操作简便 修改方便 DigitalLogicDesignandApplication 数字逻辑设计及应用 38 可编程逻辑器件 PLD的分类 根据有无寄存功能 可编程组合逻辑器件可编程时序逻辑器件 按内部电路组成 PLA 可编程逻辑阵列 PGA 可编程门阵列 按编程方式 熔丝编程光擦编程电擦编程在线编程可擦除PLA和可擦除PGA统称为可擦除PLD 简称EPLD DigitalLogicDesignandApplication 数字逻辑设计及应用 39 规格 变量输入与阵列输出 或阵列输出任一逻辑函数都可用 与或 式表示 即任何逻辑函数都可以用一个与门阵列与一个或门阵列来实现 由与阵列和或阵列组成的电路叫做逻辑阵列LA固定LA ROM 不可编程 逻辑阵列LAPROM 或阵列可编程 PLAPAL 与阵列可编程 FPLA 与 或阵列皆可编程 PLA同PROM一样 可用熔丝编程 也可用NMOS CMOS工艺的光擦和电擦编程 可编程逻辑阵列PLA ProgrammableLogicArray DigitalLogicDesignandApplication 数字逻辑设计及应用 40 熔丝全保留的简化符号 熔丝全保留或烧断 异或门 41 用ROM实现逻辑函数时 地址译码器的每个输出都为一条字线 不能减少 输出函数为标准的与或表达式 为减小芯片面积 简化译码器 使输出函数为最简的与或表达式 采用FPLA 见例1 FPLA与触发器配合可构成时序逻辑电路 见例2 现场可编程逻辑阵列FPLA FieldProgrammableLogicArray DigitalLogicDesignandApplication 数字逻辑设计及应用 42 用ROM实现逻辑函数时 地址译码器的每个输出都为一条字线 不能减少 输出函数为标准的与或表达式 FPLA规格用输入变量数 与逻辑阵列的输出端数 或逻辑阵列的输出端数三者的乘积表示 用户可进行一次编程 使用方便 熔丝型 也可用叠栅注入式MOS管作为存储单元 如同UVEPROM 现场可编程逻辑阵列FPLA FieldProgrammableLogicArray DigitalLogicDesignandApplication 数字逻辑设计及应用 43 例1 44 DigitalLogicDesignandApplication 数字逻辑设计及应用 FPLA规格用输入变量数 与逻辑阵列的输出端数 或逻辑阵列的输出端数三者的乘积表示 45 4 7 2 46 例2用FPLA与D触发器实现8421BCD计数器 DigitalLogicDesignandApplication 数字逻辑设计及应用 47 画出卡诺图 48 DigitalLogicDesignandApplication 数字逻辑设计及应用 49 阵列图 4 8 4 DigitalLogicDesignandApplication 数字逻辑设计及应用 50 双极型PAL 熔断法CMOSPAL 可多次擦除 紫外线擦除 PAL和触发器可构成时序电路 可编程阵列逻辑 ProgrammableArrayLogic PAL PAL的基本组成包括 输入互补缓冲 可编程与阵列 固定或阵列 特定的输出电路 尚未编程之前 与逻辑阵列的所有交叉点均有熔丝接通 编程即是将有用的熔丝保留 无用的熔丝熔断 DigitalLogicDesignandApplication 数字逻辑设计及应用 51 一 PAL的基本电路结构 最简单的PAL电路结构形式 包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列 52 编程后的PAL电路 53 二 PAL的几种输出电路结构和反馈形式 1 专用输出结构 输出端是与或门 与或非门或者互补输出结构 即所有设置的输出端只能作输出用 有PAL10H8 PAL14H4 PAL10L8 PAL14L4 PAL16C1等 2 可编程输入 输出结构 PAL16L8 PAL20L10等 54 3 寄存器输出结构 带有异或门的可编程输入 输出结构 输出三态缓冲 由与逻辑阵列控制 输出信号互补反馈到与逻辑阵列中用途 产生复杂的组合逻辑函数 在输出端插入D触发器阵列 状态及输出均互补反馈到与逻辑阵列中 输出三态缓冲由公共控制线控制用途 组成各类时序逻辑电路 55 5 运算选通输出结构 4 异或输出结构 PAL规格 PAL 输入量 结构 输出量 例 PAL14H414输入4输出输出正变量专用输出结构PAL16R416输入4输出输出反变量寄存器输出结构 应用举例 专用输出结构 实现组合逻辑设计要点 计算输出逻辑的最简与或式选择PAL器件 输入端输出端每个输出所含与项数量进行相应编程连接 去除未使用的与门 二 PAL的几种输出电路结构和反馈形式 DigitalLogicDesignandApplication 数字逻辑设计及应用 56 5 运算选通输出结构 4 异或输出结构 PAL规格 PAL 输入量 结构 输出量 例 PAL14H414输入4输出输出正变量专用输出结构PAL16R416输入4输出输出反变量寄存器输出结构 应用举例 寄存器输出结构 实现时序逻辑设计要点 计算各状态方程 驱动方程 的最简与或式选择PAL器件 输入端输出端每个输出所含与项数量触发器数量进行相应编程连接 去除未使用的与门 二 PAL的几种输出电路结构和反馈形式 DigitalLogicDesignandApplication 数字逻辑设计及应用 57 PAL的应用 例1 用PAL器件设计一个数值判别电路 要求判断4位二进制数DCBA的大小属于0 5 6 10 11 15三个区间的哪一个之内 58 59 例2用PAL设计一个4位循环码计数器 并要求所设计的计数器具有置零和对输出进行三态控制的功能 60 根据上表画出4个触发器次态的卡诺图 化简后 61 62 通用阵列逻辑GAL GeneralArrayLogic GAL是第二代的PAL 是一种寄存PLA器件 基本结构 输入互补缓冲 与或阵列 可编与 固定或 可编程的输出电路输出电路结构 通用宏单元OLMC 可编程 工艺 E2CMOS擦除方式 采用电可擦除的CMOS制作特点 通用性较强 高速 低耗 使用方便GAL器件是美国Lattice公司1985年首先推出的 目前主要有5种型号 GAL16V8GAL20V8ispGAL16Z8ispGAL20V10GAL39V18 DigitalLogicDesignandApplication 数字逻辑设计及应用 63 通用阵列逻辑GAL GeneralArrayLogic 一 GAL的电路结构 GAL由可编程与阵列 固定或阵列 OLMC及部分输入 输出缓冲门电路组成 实际上 GAL的或阵列包含在OLMC中 DigitalLogicDesignandApplication 数字逻辑设计及应用 64 65 二 输出逻辑宏单元 OLMC DigitalLogicDesignandApplication 数字逻辑设计及应用 66 三 工作特点 8个与或项输入 可实现正 反相输入 XOR 可选择直接输出 通过D触发器输出 OMUX 输出三态门可控 4种方式 TSMUX 反馈输入可控 输出 状态 其他输入 FMUX DigitalLogicDesignandApplication 数字逻辑设计及应用 67 工作模式 专用输入 三态门断开 利用反馈输入端专用组合输出 不用触发器 不反馈 三态门常通组合输入 输出 不用触发器 带反馈 三态门程控寄存器输出 利用触发器 带反馈 三态门外控 68 69 其它可编程逻辑器件 可擦除的可编程逻辑器件 ErasableProgrammableLogicDevice 工艺 UVCMOS擦除方式 加电基本结构 与或阵列 可编与 可编或 输出电路结构 OLMC可编程性优于GAL特点 功耗低 集成度高 几千门 片 信号传输时间短 可预知 成本低 DigitalLogicDesignandApplication 数字逻辑设计及应用 70 其它可编程逻辑器件 现场可编程门阵列FPGA FieldProgrammableGateArray 工艺 CMOS SRAM擦除方式 与SRAM相同基本结构 逻辑单元阵列结构 可编程 特点 功耗低 集成度高 3万门 片 信号传输时间不可预知 DigitalLogicDesignandApplication 数字逻辑设计及应用 71 结构特点 输入 输出模块 IOB 输入或输出可设置可编程逻辑模块 CLB 含组合逻辑和触发器互连资源 IR 金属线 可编程接点 开关利用EPROM存放编程数据 现场可编程门阵列FPGA 72 输入 输出模块 IOB 逻辑原理 DigitalLogicDesignandApplication 数字逻辑设计及应用 73 低密度PLD FPLA PAL GAL 高密度PLD FPGA EPLD 性能特点 设计灵活性强 适用性广传输延迟时间不定 速度低 保密性差 可编程逻辑模块 CLB 逻辑原理 DigitalLogicDesignandApplication 数字逻辑设计及应用 74 在系统可编程逻辑器件 ISP PLD CPLD 特点 采用电可擦除 无需编程器结构特点 与GAL类同 加以改进输入 输出单元 IOC 通用逻辑模块 GLB 可编程布线区 全局布线区 GRP 输出布线区 ORP GLB结构及功能 与GAL类似IOC结构及功能 8种工作方式图8 8 7图8 8 8 在系统可编程通用数字开关 ispGDS 通过对IOC编程控制输入 输出以及各IOC之间的连接 DigitalLogicDesignandApplication 数字逻辑设计及应用 75 76 77 78 DigitalLogicDesignandApplication 数字逻辑设计及应用 补充 数 模 D A 转换电路 模 数 A D 转换电路 79 随着大规模集成电路和计算机技术的飞速发展 数字技术渗透到各个技术领域 各种以数字技术为基础核心的装置和系统层出不穷 如数字仪表 数字控制 数字通信 数字电视等 但是自然界中大多数物理信号和需要处理的信息却以模拟信号的形式出现 如语音 温度 位移 压力等 所以 要想用数字技术对这些信号进行处理和加工 就必须首先把模拟信号转换成数字信号 这就是模数转换 ADC 另一方面 在许多情况下为了显示直观或便于控制 必须将数字量转换成模拟量 这就是数模转换 DAC 引言 DigitalLogicDesignandApplication 数字逻辑设计及应用 80 数 模与模 数转换器是计算机与外部设备的重要接口 也是数字测量和数字控制系统的重要部件 随着电子技术的发展 数 模与模 数转换器的应用领域越来越广 对数 模与模 数转换器的要求也越来越高 新型的数 模与模 数转换器也不断地涌现 模拟信号 数字信号 A D转换器 ADC AnalogDigitalConverter 数字信号 模拟信号 D A转换器 DAC DigitalAnalogConverter 81 数模转换电路 DAC或D A 基本DAC电路常用DAC芯片及其应用DAC的主要性能参数及芯片选用的方法 DigitalLogicDesignandApplication 数字逻辑设计及应用 82 1 D A功能 将数字量成正比地转换成模拟量 D A转换器原理 DigitalLogicDesignandApplication 数字逻辑设计及应用 83 D A功能 续 DigitalLogicDesignandApplication 数字逻辑设计及应用 84 2 D A的组成由三部分电路组成 电阻网络 模拟电子开关 求和运算放大器 DigitalLogicDesignandApplication 数字逻辑设计及应用 85 权电阻D A变换器 这种变换器由 电子模拟开关 权电阻求和网络 运算放大器 和 基准电源 等部分组成 86 电子模拟开关 S0 S3 由电子器件构成 其动作受二进制数D0 D3控制 当DK 1时 则相应的开关SK接到位置1上 将基准电源UR经电阻Rk引起的电流接到运算放大器的虚地点 如图中S0 S1 当Dk 0时 开关Sk接到位置0 将相应电流直接接地而不进运放 如图中S2 S3 87 当D 1时 T2管饱和导通 T1管截止 则S与a点通 当D 0时 T1管饱和导通 T2管截止 则S被接地 前者相当于开关S接到 1 端 后者则相当于开关S接到 0 端 DigitalLogicDesignandApplication 数字逻辑设计及应用 88 根据反相比例运算公式可得 显然 输出模拟电压的大小直接与输入二进制数的大小成正比 从而实现了数字量到模拟量的转换 89 T形解码网络D A变换器 以4位为例 由于解码网络的电路结构和参数匹配 使得上图中D C B A四点的电位逐位减半 和权电阻网络相比 T形解码网络中电阻的类型少 只有R 2R两种 电路构成比较方便 90 因此 每个2R支路中的电流也逐位减半 91 I I3 I2 I1 I0 92 权电流型DAC转换器 本小段内容自学为主 讲解从略 和权电阻网络相比 权电流DAC仅将VREF和电阻的组合变成了基准电流源的2的负整数次幂的组合 其它关系未发生任何变化 电路构成比较简单 DigitalLogicDesignandApplication 数字逻辑设计及应用 93 DAC的主要性能参数及选用方法 指输入数字量的最低有效位 LSB 变化1个字所引起的输出电压变化值相对于满刻度值 最大输出电压 的百分比 有时也用输入数字量的有效位数 n 来表示分辨率 一 转换精度 1 分辨率 DigitalLogicDesignandApplication 数字逻辑设计及应用 94 2 转换误差 转换误差有绝对误差和相对误差两种表示方法 对于某个输入数字 实测输出值与理论输出值之差称为绝对误差 对于某个输入数字 实测输出值与理论输出值之差同满刻度之比称为相对误差 3 线性误差 通常用线性误差的大小表示D A变换器的线性度 把偏离理想的输入 输出特性的偏差与满刻度输出之比的百分数定义为非线性误差 FSR 二 转换速度 DigitalLogicDesignandApplication 数字逻辑设计及应用 95 建立时间定义为 从输入数字量发生变化开始到输出进入稳态值 0 5LSB范围之内所需要的时间 含运算放大器的DAC其建立时间一般小于1 5 S 不含运算放大器的DAC其建立时间一般小于100nS DAC