资源目录
压缩包内文档预览：(预览前20页/共123页)
编号：6123485
类型：共享资源
大小：8.63MB
格式：ZIP
上传时间：2017-11-24
上传人：超****计
IP属地：浙江
4.8
积分
- 关 键 词：
-
电子
学习
模拟
摹拟
电路
教案
- 资源描述：
-
0515、电子学习模拟电路教案,电子,学习,模拟,摹拟,电路,教案
- 内容简介：
-
第七章常用时序逻辑功能器件,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,7.1.1 二进制计数器,1、二进制同步计数器,3位二进制同步加法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步加法计数器,驱动方程,输出方程,3位二进制同步减法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=0时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步减法计数器,驱动方程,输出方程,3位二进制同步可逆计数器,输出方程,电路图,4位集成二进制同步加法计数器74LS161/163,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。,双4位集成二进制同步加法计数器CC4520,CR=1时，异步清零。,CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。,CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。,CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。,4位集成二进制同步可逆计数器74LS191,4位集成二进制同步可逆计数器74LS193,2、二进制异步计数器,3位二进制异步加法计数器,状态图,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次，,FF1在Q0由1变0时翻转，,FF2在Q1由1变0时翻转。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。,驱动方程：,电路图,3位二进制异步减法计数器,状态图,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次，,FF1在Q0由0变1时翻转，,FF2在Q1由0变1时翻转。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。,驱动方程：,电路图,二进制异步计数器级间连接规律,4位集成二进制异步加法计数器74LS197,7 常用时序逻辑功能器件,引言,计数器：统计时钟脉冲的个数,寄存器：存储或传输二进制数据或信息,7.1 计数器,计数脉冲触发方式,同步计数器,异步计数器,计数制方式,二进制计数器,非二进制计数器,计数过程中数值的增减分类,加法计数器,减法计数器,可逆计数器,7.1.1 二进制计数器,1. 二进制异步计数器,1）二进制异步加计数器,1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0 1,时序图,000,100,010,110,111,1. 二进制异步计数器,1）二进制异步加计数器,1. 二进制异步计数器,1）二进制异步加计数器,2）二进制异步减计数器,优点：电路简单、可靠,缺点：速度慢,2. 二进制同步计数器,应翻转的触发器同时翻转，没有延迟时间的积累。,在同步计数器中，各个触发器都受同一时钟脉冲- 输入计数脉冲的控制，因此它们状态的更新几乎是同时的，故称为 同步计数器。,驱动方程：,状态方程：,同步4位二进制加法计数器,状态方程：,Q0： 来一个CP，它就翻转一次；,Q1：当Q01时，它可翻转一次；,Q2：只有当Q1Q011时，它才能翻转一次。,Q3：只有当Q2Q1Q0111时，它才能翻转一次。,Z：只有当Q3Q2Q1Q01111时，Z=1,功能表,状态方程：,同步4位二进制加法计数器,二进制计数器是指 M=2i 的计数器，JK触发器组成的4位二进制加法计数器，其模值M=24=16，也称为十六进制计数器。,4位二进制计数器状态图,4位二进制计数器时序图,计数器-分频器,f0,1/2f0,1/4f0,1/8f0,几进制=几分频,计数器的应用,计数,译码,显示8 8,计数脉冲,2. 二进制同步计数器,同步二进制加法计数器,同步二进制减法计数器,同步二进制可逆计数器,7.1 计数器,7.1.1 二进制计数器,1. 二进制异步计数器,7.1.2 非二进制计数器,7.1.2 非二进制计数器,同步十进制计数器,同步十进制计数器,激励方程：,J0=K0=1，K1=Q0n，J2=K2=Q1nQ0n，J3=Q2nQ1nQ0n，K3=Q0n,状态方程：,同步十进制计数器,状态方程：,状态表,同步十进制计数器,时序图,0000,1000,0100,1100,1001,6个状态1010-1111：,禁用状态；,偏离状态。,偏离状态转移表：,状态转移图：,选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。,7.1.2 十进制计数器,1、十进制同步计数器,状态图,输出方程：,时钟方程：,十进制同步加法计数器,状态方程,电路图,比较，得驱动方程：,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,十进制同步减法计数器,选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。,状态图,输出方程：,时钟方程：,状态方程,次态卡诺图,比较，得驱动方程：,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,电路图,十进制同步可逆计数器,集成十进制同步计数器,集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。,选用4个CP上升沿触发的D触发器，分别用FF0、FF1、FF2 、FF3表示。,2、十进制异步计数器,状态图,输出方程：,十进制异步加法计数器,时序图,时钟方程,FF0每输入一个CP翻转一次，只能选CP。,选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。,状态方程,比较，得驱动方程：,电路图,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,十进制异步减法计数器,选用4个CP上升沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。,状态图,输出方程：,时序图,时钟方程,FF0每输入一个CP翻转一次，只能选CP。,选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。,状态方程,比较，得驱动方程：,电路图,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,第七章 常用时序逻辑功能器件7.1 计数器一、二进制计数器： 1.二进制异步计数器： 1）二进制异步加计数器： a）模（M）：一次循环所包含的状态数称为计数器的模 b）分析下图：,2）二进制异步减计数器,结论：1）n位二进制异步计数器有n个触发器；2）高位触发器的状态翻转必须在低1位触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现。,2.二进制同步计数器：1）目的：提高计数速度2）特点：计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题。3）二进制同步加计数器：分析原理,4）二进制同步可逆计数器：a)可逆计数器：同时兼有加和减两种计数功能的计数器。,二、非二进制计数器：1.最常用的非二进制计数器：十进制计数器，其他进制的计数器被称为任意进制计数器。2.分类：3.例：用D触发器设计一个8421码十进制同步加计数器。,集成十进制异步计数器74LS90,741614位二进制加法计数器74191单时钟4位二进制可逆计数器74193双时钟4位二进制可逆十进制加法计数器,74161：4位二进制同步加计数器,CP：脉冲输入端Q3、Q2、Q1、Q0：输出LD：置数端 RD：复位端EP、ET：使能端RCO：进位输出端,74LS90 二、五、十进制异步计数器,1、用复位法组成N进制计数器,例:用复位法将74LS161组成十二进制计数器。,用集成计数器构成任意进制计数器,例:用复位法将CT74LS161组成十二进制计数器。,2、用反馈置数法组成N进制计数器,例:用反馈置数法将74LS161组成十二进制计数器（1）。,例:用反馈置数法将74LS161组成十二进制计数器(2)。,1. 用复位法将74161接成十一进制计数器,2. 用复位法将74161接成十四进制计数器,思考题：,N进制计数器,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码。（2）求归零逻辑，求同步清零端或置数控制端信号的表达式。（3）画连线图。,（1）写出状态SN的二进制代码。（2）求归零逻辑，求异步清零端或置数控制端信号的表达式。（3）画连线图。,利用集成计数器的清零端和置数端实现归零，构成按自然态序计数的N进制计数器的方法。,在集成计数器中，清零、置数均采用同步方式的有74LS163；清零、置数均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。,用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。,（3）画连线图。,SN-1S12-1S111011,（2）求归零逻辑。,例,D0D3可随意处理,D0D3必须都接0,清零、置数均采用同步方式,用74LS197来构成一个十二进制计数器。（1）写出状态SN的二进制代码。,（3）画连线图。,SNS121100,（2）求归零逻辑。,例,D0D3可随意处理,D0D3必须都接0,清零、置数均采用异步方式,用74LS161来构成一个十二进制计数器。,SNS121100,例,D0D3可随意处理,D0D3必须都接0,SN-1S111011,3、提高归零可靠性的方法,计数器容量的扩展,异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。,100进制计数器,60进制计数器,64进制计数器,同步计数器有进位或借位输出端，选择进位或借位输出来驱动下一级计数器。同步计数器级联的方式有两种，采用串行进位方式，即异步方式，是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，其速度较慢。另一种采用并行进位方式，即同步方式，把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。,12位二进制计数器（慢速计数方式）,12位二进制计数器（快速计数方式）,在此种方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即接收进位信号进行计数，不需要经历片1的传输延迟，所以工作速度较高。这种方式的工作速度与计数器的位数无关。,本节小结：,计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。,7 常用时序逻辑功能器件,7.1 计数器,7.2 寄存器和移位寄存器,7.2.1 寄存器,作用：存储代码或数据的逻辑部件。,组成：n位寄存器用n个触发器组成。,1 0 1 1,1 0 1 1,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,时钟脉冲CP ：存数指令或存数命令。,上升沿，触发器存入各自数据输入端D 的数据；,低电平、高电平、下降沿，各触发器保持各自的数据不变。,1、单拍工作方式基本寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：,2、双拍工作方式基本寄存器,7.2 寄存器和移位寄存器,7.2.1 寄存器,7.2.2 移位寄存器,：具有移位功能的寄存器。,1. 移位寄存器的工作原理,所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,7.2 寄存器和移位寄存器,7.2.1 寄存器,7.2.2 移位寄存器,：具有移位功能的寄存器。,1. 移位寄存器的工作原理,终端,终端,串行通讯,串入并出,并入串出,根据移位数据的输入输出方式，又可将它分为四种电路结构：,串入串出,串入并出,串入,串出,串入,并出,串行输入串行输出 、串行输入并行输出,并行输入串行输出并行输入并行输出：,并入串出,并入并出,串出,并入,并入,并出,1. 移位寄存器的工作原理,4位串入并出右移寄存器,Q3n+1=D ， Q2n+1= Q3n ，Q1n+1 =Q2n ，Q0n+1= Q1n 。,假设输入串行码为4位二进制数1011；,输入方式为低位在先，也就是按1，1，0，1的顺序依次输入。,经过4个CP脉冲，各触发器的状态为Q3Q2Q1Q0=1011。,1. 移位寄存器的工作原理,4位串入并出右移寄存器,Q3n+1=D ， Q2n+1= Q3n ，Q1n+1 =Q2n ，Q0n+1= Q1n 。,移位寄存器,1、单向移位寄存器,并行输出,4位右移移位寄存器,时钟方程：,驱动方程：,状态方程：,并行输出,4位左移移位寄存器,时钟方程：,驱动方程：,状态方程：,单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。,2、双向移位寄存器,M=0时右移,M=1时左移,3、集成双向移位寄存器74LS194,7.2.3 寄存器的应用,1、环形计数器,结构特点,即将FFn-1的输出Qn-1接到FF0的输入端D0。,工作原理,根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。,能自启动的4位环形计数器,状态图,由74LS194构成的能自启动的4位环形计数器,时序图,7.2.2 移位寄存器,1. 移位寄存器的工作原理,2. 双向移位寄存器,3. 集成移位寄存器74194,1.存储二进制信息(数据或指), 一个触发器存储一位二进制数；,注意,移位寄存器:,2.数据的传递:左移、右移、双向, 串入-串出 , 串入-并出, 并入-并出 , 并入-串出。,3.数据的运算：,0110,左移,右移,01100,0011,（6）,2,2,（3）,（12）,2、扭环形计数器,结构特点,状态图,能自启动的4位扭环形计数器,本节小结：,寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号