数字电路第5章时序逻辑电路.ppt

第5章时序逻辑电路 5 1时序逻辑电路的特点和表示方法5 2时序电路的分析方法5 3寄存器5 4计数器5 5顺序脉冲发生器5 6时序电路的设计方法 5 1时序逻辑电路的特点 逻辑功能上的特点 时序电路定义 任一时刻的稳定输出不仅决定于该时刻的输入 而且和电路原来状态有关 结构上的特点电路中包含存储元件 通常由触发器构成 存储元件的输出和电路输入间存在着反馈连接 这是时序电路区别于组合电路的重要特点之一 时序逻辑电路的框图表示 tn和tn 1 两个相邻的离散时间 现在的输入信号 现在的输出信号 存储电路现在的输入信号 存储电路现在的输出信号 F tn W X tn Q tn 5 1 输出方程 Z tn H X tn Q tn 5 3 驱动方程 Q tn 1 G Z tn Q tn 5 2 状态方程 时序电路分类 按触发方式分两类同步时序电路 所有触发器共用一个时钟信号 即所有触发器的状态转换发生在同一时刻异步时序电路 触发器的状态转换不一定发生在同一时刻 时序电路分类 按输出方式分两类米里型 时序电路的输出状态与输入和现态有关的电路称为米里型莫尔型 输出状态只与现态有关的电路 称为莫尔型 按触发方式分两类 时序电路的逻辑功能表示法 逻辑方程式 F tn W X tn Q tn 5 1 输出方程 Z tn H X tn Q tn 5 3 驱动方程 Q tn 1 G Z tn Q tn 5 2 状态方程 时序电路的逻辑功能表示法 状态转换表 状态图 时序图 工作波形图 时序电路的现态和次态 是由构成该时序电路的存储电路 一般由触发器组成 的现态和次态分别表示的 那么就可以用分析触发器的有关方法 列出时序电路的状态表 画出时序电路的卡诺图 状态图和时序图 以上四种表示方法从不同侧面突出了时序电路的逻辑功能 它们本质上是相通的 可相互转换 在实际中根据需要选用 5 2时序电路的分析方法 分析一个时序电路 就是要找出给定时序电路的逻辑功能 对具体电路而言 就是通过分析找出电路的状态和电路的输出在输入信号和时钟信号作用下的变化规律 分析电路组成 写逻辑方程式根据给定电路 写出 时钟方程 驱动方程 输出方程 分析步骤 求状态方程将驱动方程代入触发器特性方程 求出状态方程 将任何一组输入变量及电路的初始状态的取值代入状态方程和输出方程 即可计算出电路的次态值和相应输出值 然后继续这个过程 直到考虑了所有可能的状态为止 将这些计算结果列成真值表的形式 就得到状态转换真值表 概括逻辑功能 进行计算和列状态转换真值表 分析过程示意图如下 给定电路 写时钟方程 输出方程 驱动方程 状态方程 特性方程 计算 CP触发沿 状态表 时序图 状态图 概括逻辑功能 例5 1 试分析图5 2所示时序电路的逻辑功能 根据图5 2所示逻辑图写出 输出方程 时钟方程 CP1 CP2 CP3 CP 驱动方程 J1 1K1 1 例5 1 J1 1K1 1 例5 1 求状态转换表和状态转换图 画波形图 设电路的初始状态 将这一结果作为新的初始状态 再代入状态方程和输出方程 将结果添入表中得到状态转换表 0 表5 2是状态转换表 例5 1 由状态转换表很容易画出状态转换图 例5 1 Q1 Q2 Q3 F 图5 7例5 1的波形图 1 0 0 0 1 1 0 该电路是一个六进制计数器 有效状态 有效循环 自启动 例5 2 试分析图5 5所示时序电路的逻辑功能 解 根据图5 5写出 驱动方程 时钟方程CP1 CP2 CP 输出方程 例5 2 根据以上方程计算得状态表 驱动方程 输出方程 例5 2 确定逻辑功能 X 0 回到00状态 且F 0 只有连续输入四个或四个以上个1时 才使F 1否则F 0 故该电路称作1111序列检测器 例5 3 试分析图5 7所示时序电路的逻辑功能 解 图5 7所示电路为异步时序电路 根据电路写出 时钟方程 CP1 CP3 CP CP2 Q1 输出方程 K1 1J2 K2 1 K3 1 驱动方程 CP下降沿到来时方程有效 Q1下降沿到来时方程有效 CP下降沿到来时方程有效 根据驱动方程写出状态方程 例5 3 K1 1J2 K2 1 K3 1 分析异步时序电路时 只有确定状态方程有效 才可以将电路的初始状态和输入变量取值代入状态方程 列状态转换表 画出状态转换图 CP Q1 CP 例5 3 Q1 Q2 Q3 图5 9例5 3的波形图 状态转换图如图5 8所示 例5 3 由分析可知 此例是异步五进制计数器 5 3寄存器 在数字系统和计算机中 经常要把一些数据信息暂时存放起来 等待处理 寄存器就是能暂时寄存数码的逻辑器件 寄存器内部的记忆单元是触发器 一个触发器可以存储一位二进制数 N个触发器就可以存储N位二进制数 主要数码寄存器 锁存器及移位寄存器 寄存器的作用 功能 分类及组成 数码寄存器具有存储二进制代码 并可输出所存二进制代码的功能 具有双拍和单拍两种工作方式 双拍工作方式是指接收数码时 先清零 再接收数码 单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式 集成数码寄存器几乎都采用单拍工作方式 数码寄存器要求所存的代码与输入代码相同 故由D触发器构成 数码寄存器 图5 10为四位上升沿触发D触发器74LS175的逻辑图 在时钟脉冲CP上升沿到来时 实现数据的并行输入 并行输出 数码寄存器 锁存器 锁存器有如下特点 锁存信号没到来时 锁存器的输出状态随输入信号变化而变化 相当于输出直接接到输入端 即所谓 透明 当锁存信号到达时 锁存器输出状态保持锁存信号跳变时的状态 如图为一位D锁存器的逻辑图 D 0时 Q 0 CP由1变0时 由于CP 0 将D和信号封锁住 基本RS触发器的输出状态不变 实现了锁存功能 当CP 1时 两个与或非门构成基本RS触发器 若D l 得 锁存器 当CP由0变1时 即锁存信号到达时 Q的状态被锁存 如图为八位D锁存器74LS373的逻辑图 三态输出 锁存器 锁存器 图5 12八位D锁存器引脚图 移位寄存器 移位寄存器不仅可以存储代码 还可以将代码移位 四位右移移位寄存器的原理 各触发器的次态方程为 四个脉冲过去之后 移位寄存器的波形图如图示 可用于 数据的串行 并行转换和数据的并行 串行转换 四位双向移位寄存器74194的逻辑图 74194的外引脚排列图 例5 4 试分析图5 17所示电路的逻辑功能 解 两片74194组成八位右移移位寄存器 并行输入数据为0N1N2N3N4N5N6N7 右移串行输入数据为SR 1 0N1N2N3N4N5N6N7 1 0 S1S0 01 右移 N7 N6 N5 N4 N3 N2 N1 0 0 0 1 S1S0 11 送数 10N1N2N3N4N5N6 110N1N2N3N4N5 1110N1N2N3N4 11110N1N2N3 111110N1N2 1111110N1 11111110 1 启动命令ST 0使S1S0 11 送数 交互 5 4计数器 计数 具有记忆输入脉冲个数的作用称为计数 计数器 具有记忆输入脉冲个数功能的电路称为计数器 用途 计数器是现代数字系统中不可缺少的组成部分 主要用于计数 定时 分频和进行数字计算等 如各种数字仪表 万用表 测温表 各种数字表 钟等 计数器的分类 按照各个触发器状态更新情况的不同可分为 同步计数器 各触发器受同一时钟脉冲 输入计数脉冲控制 同步更新状态 异步计数器 有的触发器受计数脉冲控制 有的是以其它触发器输出为时钟脉冲 状态更新有先有后 计数器的分类 按照计数长度 计数容量 的不同分为 N进制 N为 2的自然数 N叫做计数器的容量或计数长度 对于计数器的一位而言 电路有N个状态 该计数器就为N进制计数器 例如八进制计数器电路 一位八进制计数器应有八个状态 二位八进制计数器应有六十四个状态 n位八进制计数器应有8n个状态 二进制 N进制的特例 此时 N 2 对于n位二进制计数器 共有2n 2 4 8 16 32 个状态 十进制 N进制的特例 此时 N 10 一位十进制计数器应有十个状态 二位十进制计数器应有一百个状态 n位十进制计数器应有10n个状态 计数器的分类 按照计数器数值增减情况不同分为 加法计数器 随计数脉冲的输入递增计数 减法计数器 随计数脉冲的输入递减计数 可逆计数器 随计数脉冲的输入可增可减地计数 目前 集成计数器的种类很多 无需用户用触发器组成计数器 因此本节主要介绍集成计数器 集成计数器 二进制计数器 8421编码十进制计数器 CC40160 二 五 十进制异步加法计数器 可逆 加 减 计数器 用中规模集成计数器构成任意进制计数器 移位寄存器型计数器 扭环型计数器 二进制计数器 四位同步二进制加法计数器74161电路 清零端 预置数端 送数 保持 P 0 T 1 P 1 T 0 74161的功能表 二进制计数器 表5 574161功能表 74161的逻辑符号和外引脚图 二进制计数器 74161的逻辑符号 二进制计数器 74161的波形图 8421编码十进制计数器 8421编码十进制计数器74160是TTL型十进制加法计数器 CC40160是MOS型十进制加法计数器 CC40160是由TTL系列74160移植过来的 逻辑功能及引脚排列图完全一致 其特点是 计数器的初始值可由预置端任意置入 电路内部采用快速提前进位 为级联方便而专门有进位输出端 预置数与CP同步 清零与CP异步 CC40160功能表如表5 6所示 表5 6CC40160功能表 8421编码十进制计数器 CC40160的波形图如图5 30所示 8421编码十进制计数器 CC40160的外引脚排列图如图5 31所示 8421编码十进制计数器 二 五 十进制异步加法计数器 二 五 十进制异步加法计数器74290 T1290 的逻辑图如图所示 二进制计数 8421码十进制计数器 5421码十进制计数器 复位 置位 表5 7是74290的功能表 二 五 十进制异步加法计数器 二 五 十进制异步加法计数器 如图是74290的外引脚排列图 74290的应用 实现二进制和五进制计数 实现8421码十进制计数 5 2 10 二 五 十进制异步加法计数器 实现5421码模10计数 实现任意进制计数实现模7加法计数器 主要的7个状态0000 0110为主循环状态 0111出现后瞬间即逝 二 五 十进制异步加法计数器 可逆 加 减 计数器 可逆计数器亦称加 减计数器 同步加 减计数器有双时钟结构单时钟结构双时钟结构 有两个计数脉冲输入端的加 减计数器为双时钟结构 其中一个为加法计数脉冲输入端 另一个为减法计数脉冲输入端 单时钟结构 有一个计数脉冲输入端的加 减计数器同步十进制加减计数器74190为单时钟结构 它是靠加 减控制端的控制来实现加法或减法计数的 预置数只要在置入端加入负脉冲 就可以对计数器置数 Q3Q2Q1Q0 D3D2D1D0 加 减计数M 0 做加法计数 M 1时 做减法计数 利用允许端可以使多片级联为同步工作方式 低位片计数器的MAX MIN接到高位片的允许输入端 这样 只有计数到最大 最小时 才允许高位片计数器计数 否则不允许计数 可逆 加 减 计数器 保持允许端为低电平时 做加 减计数 为高电平时 加减计数器处于保持状态 用中规模集成计数器构成任意进制计数器 利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法 复位法 和置数法 乘数法 将两个计数器串接起来 即计数脉冲接到N进制计数器的时钟输入端 N进制计数器的输出接到M进制计数器的时钟输入端 则两个计数器一起构成了N M进制计数器 74290就是典型例子 二进制和五进制计数器构成2 5 10进制计数器 复位法 用复位法构成N进制计数器所选用的中规模集成计数器的计数容量必须大于N 当输入N个计数脉冲之后 计数器应回到全0状态 置数法 置数法即对计数器进行预置数 在计数器计到最大数时 置入计数器状态转换图中的最小数 作为计数循环的起点 可以在计数到某个数之后 置入最大数 然后接着从0开始计数 如果用N进制计数器构成M进制计数器 需要跳过 N M 个状态 或在N进制计数器计数长度中间跳过 N M 个状态 例 试用74161采用复位法构成十二进制计数器 解 对于十二进制计数器 当输入十二个计数脉冲后 Q3Q2Q1Q0 0000 使计数器回到全0状态 而对于四位二进制加法计数器 输入十二个计数脉冲后 Q3Q2Q1Q0 1100 所以要用74161构成十二进制计数器 当计到Q3Q2Q1Q0 1100 应使计数器Q3Q2Q1Q0 0000 置0复位法 使 当计到Q3Q2Q1Q0 1100 计数器Q3Q2Q1Q0 0000 实现了十二进制计数 置0复位法 Q3Q2Q1Q0 1100 Q3Q2Q1Q0 0000 对于置零复位法 随着计数器被置0 复位信号随之消失 所以复位信号持续时间很短 电路的可靠性不高 预置端送0 计数器计数到Q3Q2Q1Q0 1011时 应具备送数条件即 令 当计数器计到Q3Q2Q1Q0 1011时 0 第十二个计数脉冲到达时 将D3D2D1D0 0000置入计数器 从而使计数器复位 预置端送0 预置端送0 Q3Q2Q1Q0 1011 Q3Q2Q1Q0 0000 例 置数 试用74161采用置数法构成十二进制计数器 解 置最小数 74161的计数长度为十六 十二进制计数器的计数长度等于十二 预置数应是 16 12 4 即D3D2D1D0 0100 即计数器计到最大数1111之后 应使计数器处于预置数工作状态 置最小数 Q3Q2Q1Q0 1111 QCC 1 Q3Q2Q1Q0 0100 置最大数 置最大数须跳过1011 1100 1101 1110四个状态 因此令 Q3Q2Q1Q0 1010 Q3Q2Q1Q0 1111 置最大数 若跳过的四个状态取0110 0111 1000 1001 则Q3Q2Q1Q0 0101时 即 Q3Q2Q1Q0 0101 Q3Q2Q1Q0 1010 例 用74161构成十进制计数器 当下一个计数脉冲一到 各置数端数据立即送到输出端 预置数端D3D2D1D0 0000 解 当74161计数到Q3Q2Q1Q0 1001时 使 0 为置数创造了条件 电路如图所示 在连续计数脉冲的作用下 计数器由开始从0000 0001 1000 1001循环计数 8421码十进制计数器 Q3Q2Q1Q0 1001 Q3Q2Q1Q0 0000 例 用74161构成十进制计数器 若例中预置数端D3D2D1D0 0000 D3D2D1D0 0100 其余不变 得到的是几进制计数器 是六进制计数器 计数器循环状态是 例 用74161构成十进制计数器 推广 设各置数端数据为N 构成模数为M的计数器 译码与非门必须对N M 1所对应的状态译码 如N 3 0011 M 10 与非门必须对12 1100 译码 如图所示 74161 CP 1 1 1 Q CC Q 0 Q 1 Q 3 T L D C r CP D D D D P 74LS161 Q 2 构成十进制计数器 CP 1 1 1 Q CC Q 0 Q 1 Q 3 T L D C r CP 3 D 2 D 1 0 P 74LS161 Q 2 例 用74LS161组成24进制计数器 个位 当计数到Q3Q2Q1Q0 1001时 向十位的P T输出高电平的进位信号 并向本位计数预置端输出低电平的预置信号 使下一个计数脉冲的上升沿到来时 在十位十进制计数器加1的同时 个位十进制计数器实现预置数功能 将D3D2D1D0 0000装入计数器 实现逢24复0功能 用一个与非门对24译码 8421码是00100100 当计数到24时 与非门向计数器的清零端输出低电平 强迫整个计数器复位到全0状态 说明 采用置数法实现计数器时 若置数端数据不是零 可能出现无效状态 计数器清零后不能立即进入有效状态循环 例 采用进位输出置数法实现 移位寄存器型计数器 将移位寄存器首尾相接即构成环型计数器 不断输入时钟信号时 寄存器中的数据依次右移 扭环型计数器 扭环型计数器亦称约翰逊计数器 扭环型计数器 扭环型计数器状态转换图如图示 5 5顺序脉冲发生器 顺序脉冲发生器 产生一组在时间上有先后顺序的脉冲 用途 如在计算机中 机器执行指令时 是将一条指令分成一些基本动作 控制器发生一系列节拍脉冲 有顺序地控制这些基本动作的完成 实现一系列的操作或运算 电路组成计数器 按设计要求计脉冲CP的个数译码器 将计数器状态翻译成对应输出端 脉冲信号 的高低电平顺序输出 5 5顺序脉冲发生器 工作方式是异步的 输入时钟脉冲 产生竞争冒险 5 5顺序脉冲发生器 CP T0 T1 T2 T3 T4 T5 T6 T7 5 50顺序脉冲发生器波形图 尖脉冲是竞争冒险现象在译码器输出端产生的干扰脉冲 消除干扰脉冲的方法利用输入脉冲封锁译码门采用扭形计数器采用环形计数器 利用输入脉冲封锁译码门用时钟脉冲封锁以消除干扰脉冲与清除竞争冒险时采用的方法相同 引入封锁脉冲在可能产生干扰脉冲的时间里封锁住译码门 如图 a 示图 b 为其输出波形 T1 T2 T3 b 此时的顺序脉冲不再是一个接一个 采用约翰逊 扭环型 计数器构成顺序脉冲发生器的逻辑图如图示 采用扭环型计数器 译码电路 扭环型计数器 特点 每次状态变化时 仅有一个触发器翻转 故可消除干扰脉冲 采用扭环型计数器 四位约翰逊计数器时序及译码函数 采用环型计数器 特点 不需要译码器 环型计数器的有效循环中的每一个状态都有一个1 每个触发器的Q端就可以输出对应的脉冲 虽然计数器由一个状态到下一个状态有两个触发器翻转 但因没有译码器 因此不产生干扰脉冲 八位环型计数器构成的顺序脉冲发生器工作波形 采用环型计数器 5 6时序逻辑电路的设计方法 已知逻辑电路 求状态图 写方程式 已知逻辑电路 求状态图 求状态方程 进行计算 列状态转换表 画状态转换图和时序图 复习 时序逻辑电路的分析步骤 时序逻辑电路的设计是分析的逆过程 已知设计要求 求满足要求的逻辑电路 5 6时序逻辑电路的设计方法 设计步骤 画状态转换图或状态转换表 状态化简 确定触发器的数目 类型 状态分配 状态编码 根据2n M 2n 1 确定触发器的数目 求出驱动方程和输出方程 按照驱动方程和输出方程画出逻辑图 检查所设计的电路能否自启动 设计注意事项 对于用中规模集成电路设计时序电路 第四步以后的几步就不完全适用了 由于中规模集成电路已经具有了一定的逻辑功能 因此用中规模集成电路设计电路时 希望设计结果与命题要求的逻辑功能之间有明显的对应关系 以便于修改设计 例 试设计一个五进制加法计数器 解 由于计数器能够在时钟脉冲作用下 自动地依次从一个状态转换到下一个状态 所以计数器无信号输入 只有进位输出信号 令进位输出C 1表示有进位输出 而C 0则表示无进位输出 具体步骤 画状态转换图或状态转换表 五进制加法计数器应有五个有效状态 它的状态转换图如图所示 具体步骤 状态化简无等价状态 无需状态化简 状态分配有五个状态 应用三位二进制代码 三个触发器 八种组合中取其五种组合得二进制编码的状态转换图 具体步骤 求状态方程 驱动方程 输出方程根据图5 51 画出次态卡诺图和进位输出的卡诺图 图5 52 并将其分解成小卡诺图 图5 53 具体步骤 具体步骤 状态方程的形式 应与选用的触发器的特性