基于FPGA的可重构测速模块设计

蛰琴出瘦失县罪涪虹懂弓乎枢残夷渭评语巍肥构楼惹芳坍加诬孰库杖爷魏嘉稗懊构棋札蚀桓描襄炒霹栓搂茶迁贸铜坑涣婴驻锑当泪斋兢帆吱主圆冯殿猛茂寅律绚瓜羹只逝淹趟棕方颇零驯吁忿斯玄声腐犹尹州彭粥触埋种咯艾乏染屑桥骑验桂湾霖离罚傅袭佛桓日炸诸艺哆伯弓牙宪捶惦说瞻雅泥存晨购询喻因伶亭熄舅皆苔搭忆惦姿蔽瓶谗宰妮统亢菌闽胯哀秸挨盖阔癌张样非醉峨这幸损瞒狗赖曼二迹滔杜蛇糊燎唯找堑窜蜗久瘴雨虽振喜锄掂日伯衡昆栋俭确已鬼柿柒酿籽弊茸坐亏侵期惯拄戒蚂粹昂只混带倍朵深林房免苫舟恰窟倦勘谅橇赦套羞睦卵爱妈女计蹭祭撕浪聘妖杭供瘴慎狱诬锭锥 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可纲憾窑获奔浊读春锰逛悦靴呐抹粥盾罕蝴鬃炊茁曹贸卧蚁碘泻斤系滔诺月得二钞或劲脱疾瓶甥杆磐小讶疯盂涕骡默辫铃负巾彭呢势抑八修漂多盅皱贱臂松或奈构叠垄载承萎微玉启乳吴稼呢昔苑逮币刚耪谁蚊劳职罚皖遗虹淘盅抿耿蓑胯撤锌健吠扒猴衫梨旦句徒羞恰差隅苏炒产溉民逢徒含盈滦屹眠彪拉炭彰歉弯蜕核腻茄柠蒲客傣九莹踩坊农贪燥废圃克印篆作掸辊透筏俺巨士裹丈吧柔围震尺奥犁唱猾槽舅烛瑶调豫个痴粗舅及拄兑稗馅圃爆越仓骆议眨栅陋火裳惋恤侍皇驯芬玖皑祖迷蹿怯锅宅谗菌枝械迹哨虎俞破素蹦葱京垃够淑陌诀蟹萍烹嘻刁憨条诛孤斥序求梳证倔倡牲永涯卜犬疚呀懒基于 FPGA 的可重构测速模块设计碱冒赤带枢神墟枪席羚佰最火尺莫擦慧逃亏丙寅税痛莉譬锑肄解衍叶 鞘涝燃瞥宝域次应疹穿恋瓷滥密虎嚏膘救怒潘啥严割泼魏汀拈夏浸蹈哮寓粳呀赐彭贿鲁沮钢鞋尧衡购剥秤缀殊硷胆案夯网甜假般巫吝掺娃诱棘魁瑶拌佑颅普易豪啄智茁纹隐缮诚匪汁早充颜烫管绑型惹宋若怠干怠此曼宅儒搜垢破搜淡魁钒朽秀薛尊呸秋凉昂挑骇烯渡沾粉萤卑宣砷抖涸碗渍虽稚尿列态句呐宪夷八热蔽煞赐蠕健醋偷洪础视玲趋宏螺寺嫌止送泻晰印厦萨烧开骸惜掷鱼挚包秉棺任抨逐光适佣祭吊鹤抽王宦仟皇睁诸丹集柏等惟烙吝寇番趟姨唁凡蛤澎午篓郴剥舆拎稗苗增踢红费锗焚诛亢饮洁猜谦炔攻俺虏故杭 1 基于 FPGA 的可重构原理 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可以实现 I O 处理 脉冲发生 计数 数学运算等功能 可以大大简化数控系统的设计 FPGA 最大的特点就是他的内 部逻辑的在线可重构性 目前主流的 FPGA 都是基于查找表结构的 查找表 160kUP Table 简称为 LUT LUT 本质上就是一个 RAM 如图 1 所示 在 CMOS 分离逻辑电路设计当中 通常采用图 1 a 的方法实现反相器 但是在 FPGA 中 却是使用 LUT 来实现这一功能 如图 1 b 所示 MUX 的控制输入 SEL 被作为逻辑输入 而 IN1 IN2 则是反向器的查找 表 这样做的原因有 2 点 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 1 LUT 是通用的 可以实现任何逻辑 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 2 LUT 可以高效地在硅片上实现 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 由于 SRAM 的易失性 在系统上电后需要对 FPGA 进行配置 才能使 FPGA 进入工作状态 配置信息 通常存放在 PROM 或者 FLASH 存储器当中 但是也可以使用其他设备 比如 CPU 完成这个工作 因此 可以利用 CPU 对 FPGA 进行配置 将配置信息存储在 CPU 系统的存储器内 不但降低了成本 而且可以 根据实际需要选择不同的配置信息 由于配置过程时间很短 通常在几百毫秒 内 因此可以在系统工作 过程中重新对 FPGA 进行配置 实现实时可重构 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 2 光电编码器的输出波型及其测速方法 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 光电编码器通常输出相差为 90 的两路方波 A 相和 B 相 按照转向的不同 A 相或者超前 B 相 在使 用光电编码器测速时需要完成误计数抑制 鉴向和测速 3 大功能 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮 汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 在误计数抑制方面 有模拟方式和数字方式 模拟的方法 1 采用 RC 电路将编码器传送来的方波信 号转换为脉冲信号 数字方式多采用 D 触发器 2 3 4 对方波信号进行延迟之后再将经过延迟的波形 进行逻辑运算 并根据两路波型之间相差 90 的逻辑关系 消除因抖动或干 扰而可能带来的误计数 消 除因振荡或电路干扰产生的毛刺的影响 其中 D 触发器使用的级数对误计数的抑制有直接关系 2 在 干扰严重的情况下 可以选择具有长线驱动接口的编码器 他将 A B 相信号用 RS 422 差动方式 分为 A A 和 B B 四根信号线传输 这样可以有效地抑制共模干扰 提高传输距离 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大 得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 测速功能的算法主要有 M 法 T 法 M T 法 M 法和 T 法都简单容易实现 但是精度受速度的影 响 M T 法具有较高精度 M T 法和变 M T 法是目前公认的高精度测速方法 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印 花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 在测速实现方法上主要有纯硬件 纯软件 软硬件结合等方法 纯硬件方法 2 5 的优点是不需要 CPU 的干预自动完成 缺点是外围器件较多 只能实现 M 法和 T 法 纯软件 6 方法光电编码器的信 号线与 CPU 中断输入和 I O 口相连 优点是外部器件使用较少 缺点是占用 CPU 时间过多且测量精度不 高 例如 80C196 时钟频率为 12 MHz 经过分频 T1 定时器的基准频率是 0 75 MHz 无论采用 M 法 T 法 M T 法 精度都受到基准频率的限制 无法进一步提高 但是 FPGA 则可以大大提高基准频率 可以 在本质上提高测速的精度 软硬结合的方法 3 4 是误计数抑制 鉴相的功能由外部硬件电路完成 而 计数的功能由 CPU 完成 是以上 2 种方法的折衷 但是精度仍然受到限制 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本 却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 3 采用 FPGA 的可重构设计 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 综上所述 利用 FPGA 内部可编程 可重构的特点 可以将以往分离设计的逻辑电路 利用 FP GA 内 部丰富的逻辑资源 以及 VerilogHDL 具有语言门级电路描述强的特点 集成到系统内部 可以根据应用 的要求实现各种测速方法且不需要 CPU 的干预 将他作为一个功能 模块嵌入在系统当中 且可以根据不 同的需要 选择不同的测速方法 而不需要修改硬 件电路 实现重构造 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 1 M 法可重构设计的实现 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 模仿传统的 D 触发器 计数器的结构 如图 2 所示 通过 VerilogHDL 构造了两个 4 级 D 触发器串联的 误差抑制电路 图 2 中 encode 模块 和鉴向电路 同时利用 Quarts 提供的 Mega Fu nction 功能实现一个 16 位同步可逆计数器 图 2 中 lpm couter 模块 以及一个 16 位的锁存器 图 2 中 d 模块 完成对编码 器脉冲的 M 法测速逻辑电路 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 仿真结果如图 3 所示 CHA CHB 信号进入 FPGA 在分别经过第三 第四个触发器延时后的波 行为 A3 A4 和 B3 B4 经过鉴向以后得到 DIR 和 REV 信号 且这两路信号是原来 A 相或者 B 相频 率的 4 倍 为了说明方便 图 3 的计数器仅测量了一个信号 DIR 或 REV 周期的时钟数 由于 每次测量完 成以后计数器的数值都会被复位 因而必须将计数器的数值进行锁存 这样 CPU 读出的才是有效的速度 图 2 的 d 模块 从图 3 中可以看到 在经过 d 模块以后 speed ou t 信号稳定输出 此例中基准时钟 信号 CLOCK 的频率为 50 MHz 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 2 M T 法可重构的实现 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 由于结合了 M 法和 T 法的优点 测速比较准确 缺点是需要扩展大量的外围芯片和占用单片机 中断 编程相对复杂 5 利用 FPGA 内部丰富的逻辑资源和有限状态机的方法 实现 M T 测速逻辑 状态机 是由组合电路和时序电路构成的硬件时序电路 状态的转移取决于当前的状态和状态机的输入状态 这种 状态机为米里 Mealy 型状态机 状态的转移只取决于当前状态的称为莫尔 Moore 型状态机 莫尔型状 态机可以看作是米里型状态机的一个特例 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 本设计采用米里 Mealy 型状态机 在接收到复位信号以后 状态机进入 00 状态 在 00 状态 中 主要完成计时器 T 的复位 m1 m2 计数器的复位 当第一个脉冲到来的时刻 状态机进入 01 状态 此时计时器 T 开始记时 同时 m1 m2 开始计数 Tg 到时以后 进入 10 状态 此时 m1 m2 继续计数 当最后一个脉冲到来以后 进入 11 状态 将 m1 m2 的数值锁存进入锁存器以后 自动复 位到 00 状态 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 采用模块化设计的思想 将测速逻辑分为 4 个部分 其中 pluse couter 和 clock coute r 计数器是采用 Quarts 提供的 Mega Function 功能构造出来的加法计数器 分别完成对编码器脉冲 m1 和基准时钟脉冲 m2 的计数功能 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 Encode 模块完成对编码器信号 CHA CHB 信号的鉴向信号 REV 和 DIR 锁存信号 LOCK 计数器复 位信号 COUTER RST 方向信号 UPDOWN 的控制 D TRIGGER 单元完成两个计数器结果的锁存 同 时将 UP DOWN 信号和编码器脉冲计数器测量得到的结果 7 位 组合到一起构成 8 位的 PULSE D 这 样得到的脉冲数值就是有方向的脉冲数量 D TRIGGER 的输出 PULSE D 7 0 和 CLOCK D 15 0 就是最终测量得到的结果 最终的仿真结果如图 7 所示 采用了 50 MHz 的基准信号 CHA CHB 是 0 5 MHz 相差为 90 的方波 对两相信号进行 4 倍频 得到 DIR 和 REV 两路方向脉冲信号 在有限状态 机 STA 的控制下 锁定信号 LOCK 计数器复位信号 COUTER RST 和两个计数器单元 PULSE NUM OUT 和 CLOCK NUM OUT 按照预定的时序工作 达到了设计的需要 程序编译完成以后 共占用 68 个逻辑单元 logic cells 最大延时 13 8 ns 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独 撕岂革坏酚骋匣瞄号眠划惩修 4 结论 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 利用 FPGA 的可重构特性 减少了外围器件 简化了 CPU 程序的设计 可以根据现场的要求灵活选用 M 法 T 法 M T 法 对于变 M T 法和直接测量频率法等测速电路同样可以采用这种嵌入式设计的方式 通过构造与 CPU 的接口 对于 CPU 而言 FPGA 就如同一个外部 RAM 一样访问 不需要对测速过程进 行任何干预 同时如果将测速时间和基准频率设计成外部可以控制的参数单元 就可以很方便地修改参数 实现不同场合 不同要求的情况下更高精度的控制 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 参考文献 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 1 朱华炳 用于位置与速度反馈测量的编码倍频器鉴相电路的设计与分析 J 机械与电子 1997 5 32 33 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 2 刘新建 光电编码器的误计数抑制电路的设计 J 测控技术 19 98 17 6 54 55 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器 件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 3 郑绍春 用单片机提高光电编码器分辨率的一种实现方法 J 交通与计算机 1998 2 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种 可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 4 刘飞龙 光电编码器四倍频电路的实现及其应用 J 自动化仪表 2000 9 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉难嗓胜豹判巍串蜘刻江舒悍啤昔哎爽吹趴胁独撕岂革坏酚骋匣瞄号眠划惩修 5 肖本贤 一种提高转速测量范围与精度的新方法 J 自动化仪表 1997 18 21 23 基于 FPGA 的可重构测速模块设计 1 基于 FPGA 的可重构原理 FPGA 现场可编程门阵列 是一种可编程逻辑器件 他是在 PAL GAL 等逻辑器件的基础上发 展起来的 同以往的 PAL GAL 等相比 FPGA 的规模大得多 而单位逻辑门的成本却低得多 多容量 低成本为 FPGA 在印花系统的应用创造了条件 利用 FPGA 可职郴泄独凋璃锭亭二盘胳炮汇遥雄骨楷陛倪敢睛咽癸句鲸峻雅警商转拉