基于FGA的直接数字频率合成器的优化设计论文_第1页
基于FGA的直接数字频率合成器的优化设计论文_第2页
基于FGA的直接数字频率合成器的优化设计论文_第3页
基于FGA的直接数字频率合成器的优化设计论文_第4页
免费预览已结束,剩余1页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

基于基于FGAFGA的直接数字频率合成器的优化设计论文的直接数字频率合成器的优化设计论文 摘要 介绍了DDS的基本工作原理 针对传统DDS存在的主要问题 提出了基于流水线结构的累加器和基于波形对称的ROM优化设计 并 在开发软件Quartus II上仿真 验证了优化设计的正确性 不仅提高了系统的运算速度 而且也节省了硬件资源 关键词 FPGA DDS 流水线结构 仿真 1 引言 随着科技的飞速发展 对信号发生器的要求越来越高 传统分立式 模拟电路来难满足 直接数字频率合成法 Direct Digital Frequency Synthesis简称DDFS或DDS 具有频率稳定度高 分辨率高 切换时 间短 相位变化连续 易于实现各种数字调制 集成度高等特点 能很好的满足各种需求 因此 DDS技术在通信 雷达 电子对抗 仪器测试等领域都有广泛 的应用 专用DDS芯片在控制方式 频率控制等方面不灵活 很多时 候不能满足系统的要求 利用FPGA来设计符合自己需要的DDS系统就 是一个很好的解决方法 2 DDS的工作原理 DDS是利用数字相位累加产生线性变化的数字相位输出信号 通过波 形数据查找表 获得对应于相位信号的数字化幅度信号 再通过数 模转换器 DAC 获得模拟信号输出 一个基本的DDS系统由基准时 钟fclk 相位累加器 相位 幅值查找表 ROM 数模转换器 DAC 及低通滤波器 LPF 组成 如图1所示 工作原理 预先在ROM中存入所需波形的幅度编码 每来一个时钟信 号 N位的相位累加器将频率控制字K累加 同时累加器输出序列的 高M位去寻址相位 幅值查找表 得到一系列离散的幅度编码 Y位 该幅码经数模转换后得到模拟的阶梯电压 再经低通滤波器平滑 后 就可得到所需要的波形信号 DDS的输出信号频率fout K fclk 2N 频率分辨率为 fout foutmi n 2N 实际最高输出频率取foutmax fclk 40 相对带宽为foutma x foutmin 2N 40 3 DDS的优化设计 传统DDS结构的运算速度受相位累加器运算速率的限制 输出频率分 辨率受相位 幅值查找表 ROM 存储容量的限制 大多数情况下频 率控制字的位数都为20位以上 而传统DDS结构的相位累加器是采用 一级式全加器和寄存器实现的 多位数的加法计算是由低到高串行 进行的 这样会因为位数多而影响计算速度 传统DDS结构的相位 幅值查找表 ROM 是没有经过优化设计 而是直接将波形的采样数 据放入ROM 这样会占用很大的空间 而硬件资源是有限的 3 1 基于流水线结构的累加器设计 相位累加器是DDS的关键部件之一 它的运算速度直接影响DDS的运 算速度 为了改进传统DDS结构因频率控制字位数多而带来的计算速 度问题 采用DSP芯片设计中的流水线结构 并在每级流水线中设计 了反馈电路 形成了累加流水线工作状态 将32位频率控制字的相 位累加器采用4级流水线结构实现 每级8位 原理如图2所示 32位流水线累加器共4级锁存 4级加法 第1级锁存用于存储并稳定 32位输入数据 中间每一级8位加法器均搭配一级寄存器 这样可以 减少毛刺 由流水线的原理可知 该累加器的整体速度取决于8位加 法器 这样整体计算速度比传统的速度就提高了3倍 由于QUARTUS 软件中提供了参数化的宏功能模块库 LPM 通过 改变LPM中模块的某些参数 可以达到设计的要求 所以LPM是提高 电路设计的一种有效方法 本设计中 相位累加器的各级加法器均 调用参数化模块库中的LPM ADD SUB模块 形成四级流水线工作状态 并在每一级流水线中插入几个寄存器来提高系统的数据吞吐率 3 2 ROM查找表的优化设计 根据波形的对称性 可以对采样波形数据的存储进行优化 以便节 省ROM空间 以正弦波为例 在区间内其波形是关于 2对称的 因 此其区间内的波形可以通过对的波形关于 2进行翻转得到 同理 区间内的波形可以通过对的波形关于横轴翻转得到 所以实际上ROM 只需要存储内的正弦函数值 通 下转第133页 上接第108页 过适当控制即可实现输出一个完整周期的正弦函数值 从而大大减 小存储器的大小 优化的ROM结构框图如图3所示 首先将相位寄存器输出的高M位总地址分为3部分 最高位作为数据 的符号位 实现对数据正负的转换 次高位作为地址的标志位 实 现对ROM地址的转换 而剩下的低M 2位通过地址转换器后作为ROM地址位 如果将最高位和次高位合并 起来看 它们实质上是构成一个象限选择器 其值从00至11分别代 表第1 2 3 4象限 这样只需传统的DDS结构的1 4的存储空间 用QUARTUS 软件中提供了参数化的宏功能模块库 LPM 来设计 l pm rom的波形存储表只需要产生数据文件 mif 然后直接在定制lp m rom时 添加数据文件即可 但这种方法在FPGA支持内部嵌入式阵 列块 EAB 时才可以使用 mif文件是在编译和仿真过程中作为存 储器 ROM 初始化输入的文件 有多种方式可以创建mif文件 4 仿真验证 通过FPGA的开发软件Quartus II 将编译综合后的DDS设计文件用软件自带的仿真器进行仿真 仿 真波形如图4所示 通过仿真波形验证了设计是正确的 利用Quartu s II自带嵌入式逻辑分析仪Signal Tap II采集ROM输出的数据所形成的波形 如图5所示 从输出波形可以 验证设计的正确性 5 结束语 本文通过构建流水线结构的相位累加器和波形存储表ROM的优化设计 改善了DDS传统机构的所存在的两个主要问题 设计调用QUARTUS 软件中提供了参数化的宏功能模块库 LPM 对设计过程进行了 详细的描述 并仿真验证了优化设计的正确性 经实验测试 在QUA RTUS II环境下选取同一种器件 采用优化后的DDS设计方法 不仅提高了 工作频 而且大大节省了资源 参考文献 刘凌 胡永生译 数字信号处理的FPGA实现 北京 清华大学出

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论