VGA实现显示器条纹显示

深深 圳圳 大大 学学 实实 验验 报报 告告 课程名称 课程名称 基于基于 VHDL 编程的编程的 FPGA 设计设计 实验名称 实验名称 VGA 控制器设计实现显示器条纹显示控制器设计实现显示器条纹显示 学院 学院 信息工程学院信息工程学院 专业 专业 电子信息工程电子信息工程 班级 班级 组号 组号 指导教师指导教师 报告人 报告人 学号学号 实验时间 实验时间 2012 年年 10 月月 31 日日 星期星期 三三 实验地点实验地点 南区南区 N413 实验报告提交时间 实验报告提交时间 2012 11 11 实验要求 题目 题目 VGA 控制器设计实现显示器条纹显示控制器设计实现显示器条纹显示 要求 通过 FPGA 板的 VGA 接口在显示器上显示一幅 640 480 由八条不同颜色的横向条纹 组成的图像 从上到下颜色分别为 红 蓝 绿 蓝 红 绿 红 蓝 实验原理 实验原理 VGA 彩色显示器 彩色是由 R G B 红 绿 蓝 三基色组成 CRT 用逐行扫描方式实现图像显示 由 VGA 控制模块产生的水平同步信号 HS 和垂直同步信号 VS 控制阴极射线枪产生的电子束 打在涂有 荧光粉的荧光屏上 产生 R G B 三基色 合成一个彩色像素 扫描从屏幕的左上方开始 由左至右 由上到下 逐行进行扫描 每扫完一行 电子束回到屏幕下一行的起始位置 在回扫期间 CRT 对电子 束进行消隐 每行结束是用行同步信号 HS 进行行同步 扫描完所有行 再由场同步信号 VS 进行场同步 并使扫描回到屏幕的左上方 同时进行场消隐 预备下一场的扫描 显示需要 R G B Hsync 行同步 Vsync 帧同步 五个信号输出到显示器 本设计按照 VGA 工业标准输出 640 480 60Hz 对应的时序如下 图 1 VGA 接口信号基本时序图 表 1 25MHz 640 480 60Hz 模式下 VGA 的时序 实验内容 A VHDLA VHDL 程序代码 library IEEE use IEEE STD LOGIC 1164 ALL use IEEE STD LOGIC UNSIGNED ALL entity Color is port clk in std logic v h buffer std logic rgb buffer std logic vector 7 downto 0 end Color architecture Behavioral of Color is signal rgbs std logic vector 7 downto 0 signal hs vs std logic signal fclk std logic 0 begin process clk fclk variable h count integer range 0 to 800 0 variable v count integer range 0 to 521 0 begin if clk event and clk 1 then if fclk 0 then fclk 1 end if if fclk 1 then fclk 16 and h count 112 then hs 0 else hs 10 and v count 12 then vs 0 else vs 160 and h count rgbs rgbs rgbs rgbs rgbs rgbs rgbs rgbs rgbs end case else rgbs end if rgb rgbs v vs h clk v v h h rgb rgb Clock process definitions clk process process begin clk 0 wait for clk period 2 clk 1 wait for clk period 2 end process Stimulus process stim proc process begin hold reset state for 100 ns wait for 100 ns wait for clk period 10 insert stimulus here wait Inputs signal clk std logic 0 Outputs signal v std logic signal h std logic signal rgb std logic vector 7 downto 0 Clock period definitions constant clk period time 10 ns BEGIN end process END 仿真波形 布局布线后的仿真波形 仿真波形 实验结果 实验结果 ASMASM 图图 实验过程分析 一 代码分析 I I 时钟配置分析 时钟配置分析 像素时钟配置要求为 25Mhz 在程序代码中可以通过两种方式实现 25Mhz 配置的时钟 第一种是通过 上学期 EDA 中所学的二分频思想 第二种则是调用 IP Core 的内部时钟 II II 水平扫描周期与垂直扫描周期的分析 水平扫描周期与垂直扫描周期的分析 通过时序分析图 以及参数表 分别读出了水平与垂直周期下的高低电平所占时钟的个数 并且成功 在代码段上实现出来 III 8III 8 位颜色数据的读取规则 位颜色数据的读取规则 在 FPGA 板子的 VAG 接口上 若端口 R9 T8 R8 N8 P8 P6 U5 U4 分别对应 8 位数据的低位到高 位 那么红色对应的代码是 绿色对应的代码是 蓝色对应的代码是 2 仿真分析 一个水平扫描周期占 800 个时钟 一个垂直扫描周期占 521 线 即 521 800 个时钟 在水平同步信号 HS 以及垂直同步信号 VS 均为高电平状态时 将有颜色数据输出 代码实现 60 线将出现 一种颜色 即共有 8 条水平颜色带均匀出现在屏幕上 风别为红 蓝 绿 蓝 红 绿 红 蓝 实验心得总结 通过这一次的实验 可以说对于 FPGA 是首次从理论过度到实践中去 从一开始的完全一头雾水到最后做 到较为透彻的理解 这一过程十分不容易 首先是分频器的书写 这是上一学期 EDA 的内容 但是要用时 总是忘记得一干二净 当然通过这次的实验 可以说再也不会忘记如何书写分频器了 其次 就是关于扫 描周期的时钟参数不懂得如何去读出来 如何在代码上对应上去 当然最终也是在问同学 问老师 解决 了问题 最后 就是仿真代码不会看 水平与垂直扫描周期的关系 与颜色数