数字电子钟设计实训报告

四川机电职业技术学院设计报告书 1 数字电子钟的设计数字电子钟的设计 摘要摘要 本系统由晶体振荡器 分频器 计数器 译码器 七段译码显示器和校准 报时电路 组成 采用了 CMOS 或 TTL 系列 双列直插式 中小规模集成芯片 总体方案设计由主体 电路和扩展电路两大部分组成 其中主体电路完成数字钟的基本功能 扩展电路完成数 字钟的扩展功能 进行了各单元电路设计 总体安装 制作及调试 数字钟是一种计时 装置 不仅能替代指针式钟表 还可以运用到定时控制 自动计时及时间程序控制等方 面 应用广泛 关键词关键词 石英晶振 分频器 计数器 译码器 七段译码显示器 校准 整点报时 第一章第一章 数字电子钟总体方案数字电子钟总体方案 1 1 数字电子钟总体方案的确定数字电子钟总体方案的确定 数字电子钟组成一般由振荡器 分频器 计数器 译码器及显示器等几部分组成 石英 振荡器产生的时标信号送到分频器 分频电路将时标信号分成秒脉冲 秒脉冲送入计数器进 行计数 并把累计结果以 时 分 秒 的数字显示出来 秒 的显示由两级计数器 和译码器组成的六十进制计数器电路实现 分 的显示电路与 秒 相同 时 的显示由两 极计数器和译码器组成的二十四进制计数器电路实现 秒信号产生器是整个系统的时基信号 它直接决定计时系统的精度 一般用石英晶体振 荡器加分频器来实现 将标准秒信号送入 秒计数器 秒计数器 采用 60 进制计数器 每累 计 60 秒发一个 分脉冲 信号 该信号将作为 分计数器 的时钟脉冲 分计数器 也采用 60 进制计数器 每累计 60 分钟 发出一个 时脉冲 信号 该信号将被送到 时计数器 时计 数器 采用 24 进制计时器 可实现对一天 24 小时的累计 译码显示电路将 时 分 秒 计 数器的输出状态 0 进行七段显示译码器译码 通过六位七段译码显示器显示出来 整点报时 电路根据计时系统的输出状态产生一脉冲信号 然后去触发一音频发生器实现报时 校时电 路时用来对 时 分 显示数字进行校对调整的 数字电子钟总体方案框图数字电子钟总体方案框图 四川机电职业技术学院设计报告书 2 图 1 1 1 数字电子钟组成框图 1 2 数字电子钟电路组成数字电子钟电路组成 数字电子钟组成一般由振荡器 分频器 计数器 译码器及七段译码显示器等几部分组成 如图 1 2 1 所示 石英振荡器产生的时标信号送到分频器 分频电路将时标信号分成秒脉冲 秒脉冲送入计数器进行计数 并把累计结果以 时 分 秒 的数字显示出来 秒 的显 示由两级计数器和译码器组成的六十进制计数器电路实现 分 的显示电路与 秒 相同 1 3 数字电子钟电路的工作原理数字电子钟电路的工作原理 数字电子钟一般由振荡器 分频器 计数器 译码器及显示器等几部分组成 如图 2 2 1 所示 石英振荡器产生的时标信号送到分频器 分频电路将时标信号分成秒脉冲 秒脉冲 送入计数器进行计数 并把累计结果以 时 分 秒 的数字显示出来 秒 的显示 由两级计数器和译码器组成的六十进制计数器电路实现 分 的显示电路与 秒 相同 时 的显示由两级计数器和译码器组成的二十四进制计数器电路来实现 四川机电职业技术学院设计报告书 3 第二章第二章 数字电路单元设计数字电路单元设计 2 1 分频电路分频电路 由于我们直接使用的实验台上的脉冲信号 所以我们没有设计和使用分频电路 2 2 计数器电路计数器电路 2 2 1 二十四进制计数器电路二十四进制计数器电路 1 电路图 见附录 2 工作原理 由图可见 当分钟脉冲到来时计数到 24 时 同时清零 实现二十四进制技术器 2 2 2 六十进制计数器电路六十进制计数器电路 1 电路图 见附录 2 工作原理 74LS393 是双四位二进制计数器 由它组成一个十进制计数器和一个六进制计数器 便 组成了一个六十进制计数器 低位是一个由 74LS393 组成的十进制计数器 高位是由一个 74LS393 和一个与非门组成的六进制计数器 A 十进制计数器的时序图 CLK 12345678910 Q0 Q1 Q2 Q3 B 六进制计数器的时序图 CLK Q0 Q1 Q2 MR1 MR2 123456 图 3 2 2 2 六十进制时序逻辑图 四川机电职业技术学院设计报告书 4 2 2 3 时 分 秒计数器的组间级联问题时 分 秒计数器的组间级联问题 在进行了各个单元电路的设计完成以后 我们就应该对各个单元电路进行组装 我们在 进行单元电路的设计的时候我们已经完成了单级的设计 并且对一些问题进行了处理 但是 我们在进行级联的时候还是会出现许多的问题 在级联的时候我们会遇到很多的问题 在级联的时候我们遇到的问题中 级与级之间不 进位是最多的 我们为什么会遇到这样的问题呢 我们怎样才能解决它呢 在单个级的时候 我们的进位信号是从进位直接到被进位 我们在进行级联的时候也采 用这种方式就不行了 因为我们在进行级联的时候我们的进位信号在本级的时候还没有达到 十 而我们的 74LS190 是一个十进制的计数器 因此在还没有达到十的时候 我们的 14 管 脚就没有信号 因此我们就不能够从这连接进位信号 那么我们要从哪儿连接进位信号呢 在进行级联的时候 进位信号就要从我们的本级的清零信号来 这样就可以解决我们的级联 不进位的问题 在级联的时候 我们还可能碰到显示了不应该显示的数字 这又是什么原因呢 这钟原 因是很简单的 这主要是我们在连接清零的信号的时候没有连接到要求的管脚 使得我们的 信号不能够正常的进行清零 在这种情况下 我们应该检查我们的清零信号是否正确 2 3 译码显示电路译码显示电路 2 3 1 共阴极译码显示电路 1 74LS48 的功能 74LS248 是 4 线 七段译码 驱动器 集电极开路输出 以高电平 1 驱动 用于共阴 极显示器 74LS248 内部接有 2K上拉电阻 在连接 LED 数码管时无需外接电阻 其中 端为试灯输入端 用于检查七段显示器各字段是否能正常发光 当时 显示器应该LT0 LT 显示出 8 字形 借此判断各段工作是否正常 端为灭灯输入 动态灭零输出端 RBOBI 灭灯输入端的功能与恰好相反 在 0 时可以使七段显示器各字段均熄灭 动态灭BILTBI 零输出端与公用一个端子 它的作用是使小数点两边的数字即使是零也显示出来 RBOBI 以便看到小数点的位置和检查无信号输入时显示器有无故障 端为动态灭零输入端 它RBI 的作用是使显示器按照人们需要将所显示的零予以熄灭 而在显示 1 9 时则不受影响 正常使用时 1 1 LT1 RBOBIRBI 2 原理 四川机电职业技术学院设计报告书 5 共阴极译码显示电路由七段译码器 驱动器 74LS248 和共阴极七段 LED 数码管组成 其 原理图见图 3 3 1 a bf c g d e D PY 1 2 3 4 5 6 7 a b c d e f g 8 dp dp D S1 D PY 7 SE G DP a bf c g d e D PY 1 2 3 4 5 6 7 a b c d e f g 8 dp dp D S2 D PY 7 SE G DP BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U 1 74L S248 BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U 2 74L S248 V CCV CC 74LS190 QA 74LS190 QA 74LS190 QB 74LS190 QB 74LS190 QC 74LS190 QC 74LS190 QD 74LS190 QD 图 3 3 1 共阴极译码显示电路 74LS48 将来自计数器的四位二进制代码翻译成对应的一组七位二进制代码 驱动七段 LED 数码管显示出数字来 共阴极七段数码管相当于阴极连接在一起的七个发光二极管 当 abcdefgh 公公公公 四川机电职业技术学院设计报告书 6 从其某一输入端 二极管的阳极 输入一个高电平信号 对应的发光二极管导通发光 从而 显示出一个数字来 四川机电职业技术学院设计报告书 7 第三章第三章 集成块选型集成块选型 3 1 74LS393 3 1 1 74LS393 管脚及功能如下 3 1 2 真值表 3 1 3 功能简介 74LS393 是双四位二进制计数器 独立时钟输入 异步计数 并具有直接清除功能 74LS393 采取串行进位连接方式 其输出端 Q0 Q1 Q2 Q3 分别按 2 4 8 16 进行分 频计数 74LS393 每一位都有一个清除端 MR 高电平有效 由于 74LS393 含有两个四位二 进制计数器 所以只要将二进制计数器的 Q3 端和下一个二进制计数器的 CLK 端相接 则 成为一个八位二进制计数器 3 23 2 74LS5174LS51 四川机电职业技术学院设计报告书 8 3 2 1 74LS51 输入与或非管脚及功能如下 3 2 2 真值表 3 2 3 功能简介 74LS51 是与或非门 它可实现 4 位输入信号的与或非 3 33 3 74LS4874LS48 3 3 1 74LS248 集成块管脚及功能如下 3 3 2 功能表 四川机电职业技术学院设计报告书 9 3 3 3 功能简介 74LS48 为七段译码器 当 BI 0 时 输出 a g 为低电平 0 显示器不显示 当 BI LT 1 RB 0 时 a g 输入 8421BCD 码 译码器输出相对应的数字 3 4 74LS08 3 4 1 74LS08 集成块管脚 3 4 2 真值表 3 4 3 功能简介 四川机电职业技术学院设计报告书 10 74LS08 是一个与门 3 53 5 CD4071CD4071 3 5 1 CD4071 集成块管脚 CIN 11 COU T 9 COU T 10 RST 12 Q 4 7 Q 5 5 Q 6 4 Q 7 6 Q 8 14 Q 9 13 Q 10 15 Q 12 1 Q 13 2 Q 14 3 U 4060 4060 3 5 2 真值表 输 入 RSMR 功 能 X1清除 0计数 0保持 3 5 3 功能简介 4060 为一个分频集成块 Q4 Q14 为各个频率输出端 MR 为清除端 RTC 为时钟输 出端 RS 为时钟输入端 四川机电职业技术学院设计报告书 11 第四章第四章 安装与调试安装与调试 4 1 在综合实验台上安装及调试在综合实验台上安装及调试 4 1 14 1 1 检查导线和元件的好坏检查导线和元件的好坏 数码管的检验 提供的数码管有 10 个管脚 上 下各 5 个 中间的两个管脚为负极 检验的时候 两 个负极管脚接地 5v 电源出来接一个 1 千欧的电阻 防止数码管被烧坏 再分别接数码管 的其他 8 个管脚 如果每一段都亮了 说明数码管是好的 导线的检验 导线的一端接 5v 电源或 12v 电源 另一端接电平显示器 如果电平显示器亮 则说明 导线是好的 74ls393 的检验 74ls393 是双四位二进制计数器 独立时钟输入 异步计数 并具有直接清除功能 检 验的时候 14 管脚接 5v 7 管脚接地 1 管脚接一个单次脉冲 2 管脚 CR 端接低电平 6 5 4 3 管脚分别为 Q3 Q2 Q1 Q0 把 6 5 4 3 管脚依次接在电平显示器上 当第 一个下降沿来的时候开始计数 一直加入脉冲如果电平显示器上能从 0000 依次显示到 1111 CR 端为高电平 1 时能清 0 说明这个计数器是可以用的 又因为 74ls393 是由 2 个计 数器构成 所以集成块上的另一个计数器用同样的原理检验正确 说明这个集成块是好的 否则是坏的 74ls48 的检验 74ls48 是 4 线 七段译码驱动器 集电极开路输出 以高电平 1 驱动 用于共阴极 显示器 检验的时候 16 管脚接 5v 8 管脚接地 6 2 1 7 管脚分别为 A3 A2 A1 A0 把 6 2 1 7 管脚接在电平开关上 13 12 11 10 9 15 14 管脚 分别为 Ya Yb Yc Yd Ye Yf Yg 把这几个管脚对应接在共阴极数码显示器的 a b c d e f g 段上 在电平开关上输入 0000 时 数码显示器显示为 0 输入 0001 时显示为 1 依次输入二进制数会显示相应的数字 如果 0 到 9 全部显示出 来 说明 74ls48 集成块是好的 否则是坏的 74ls08 的检验 74ls08 是由 4 个与门组成的集成块 检验的时候 14 管脚接 5v 7 管脚接地 1 2 管 四川机电职业技术学院设计报告书 12 脚为第一个门的地址端 3 管脚为第一个门的输出端 检验的时候 1 2 管脚接电平开关 3 管脚接电平显示器 如果当地址端有一个为低电平 0 时 输出 Y 端为 0 当地址端全 部为 1 时 输出 Y 端为 1 说明这个门是好的 集成块上的其他三个与门用同样的方 法检验 如果满足与门电路的规则 则说明这个集成块是好的 否则是坏的 CD4071 的检验 CD4071 是由 4 个或门组成的集成块 检验的时候 14 管脚接 5v 7 管脚接地 1 2 管 脚为第一个门的地址端 3 管脚为第一个门的输出端 检验的时候 1 2 管脚接电平开关 3 管脚接电平显示器 如果当地址端有一个为高电平 1 时 输出 Y 端为 1 当地址端全 部为 0 时 输出为 0 说明这个门是好的 集成块上的其他三个或门用同样的方法检 验 如果满足或门电路得规则 则说明这个集成块是好的 否则是坏的 74ls04 的检验 74ls04 是由 6 个非门组成的集成块 检验的时候 14 管脚接 5v 7 管脚接地 1 3 5 9 11 13 管脚分别为地址端 2 4 6 8 10 12 管脚分别为输出端 检验第 一个门的时候 1 管脚接电平开关 2 管脚接电平显示器 如果地址端为 0 的时候 输出 端为 1 地址端为 1 的时候 输出端为 0 则说明第一个非门是好的 其他的五个 非门用同样的方法检验 如果满足非门电路的规则 则说明这个集成块是好的 否则是坏的 74ls51 的检验 74ls51 是由 2 个与或非门组成的集成块 检验的时候 14 管脚接 5v 7 管脚接地 2 3 4 5 管脚为第一个与或非门的地址端 6 管脚为第一个门的输出端 1 13 10 9 管脚为第二个与或非门的地址端 8 管脚为第二个门的输出端 检验第一个与或非门时 2 3 4 5 管脚接电平开关 6 管脚接电平显示器 如果地址端全部为 0 时 输出端为 1 如果地址端全部为 1 时 输出端为 0 如果地址端只有一个为 0 时 输出端 为 0 如果输出端只有一个为 1 时 输出为 1 则说明第一个与或非门事好的 第 二个与或非门用同样的方法检验 如果满足与或非门电路的规则 则说明第二个与或非门也 是好的 否则是坏的 4 1 24 1 2 实验步骤及调试实验步骤及调试 1 做二十四进制电路的时候用一个 74ls393 一个 74ls08 和一个 CD4071 按照电路 图 1 接出二十四进制电路 然后将 74ls393 的 1Q3 1Q2 1Q1 1Q0 和 2Q3 2Q2 2Q1 2Q0 端接在电平显示器上 能实现二十四进制后 再将 1Q3 1Q2 1Q1 1Q0 和 2Q3 2Q2 2Q1 2Q0 端接在 74ls48 的地址端 74ls48 的 Ya 到 Yg 四川机电职业技术学院设计报告书 13 端分别接在数码管的 a 到 g 端 再测验是否能实现二十四进制 2 做六十进制电路的时候用一个 74ls393 和一个 74ls08 按照电路 图 2 接出六十 进制电路 然后将 74ls393 的 1Q3 1Q2 1Q1 1Q0 和 2Q3 2Q2 2Q1 2Q0 端接在电平显示 器上 能实现六十进制后 再把 1Q3 1Q2 1Q1 1Q0 和 2Q3 2Q2 2Q1 2Q0 端接在 74ls48 的地址端 74ls48 的 Ya 到 Yg 端分别接在数码管的 a 到 g 端 再测验是否能实现六 十进制 3 成功后进行级联 把二十四进制的脉冲接在六十进制高位的 Q2 上 当分 六十进制 完成一个周期的显示以后 时显示上来了一个脉冲 所以在原来的基础上增加一 4 校正电路的连接 按照 图 3 在实验台上正确的连接好校时电路的线路 对分的 校时的方法 将校时电路中的 A 端连接到手动脉冲端 将 D 端连接到连续脉冲端 通过 控制端 B 和 C 端来控制校时端的工作时刻 当 B 端为高电平 C 端为低电平时 则可对电 路进行校时 反之 如果 B 端为低电平 C 端为高电平时 电路则按原来的连续脉冲信号进 行工作 对时的校时和分的一样 4 1 34 1 3 集成电路接线技巧集成电路接线技巧 综合考虑各种集成电路之间的连接关系 合理安排集成电路在实验箱 或面包板 上 的位置 为了方便布线和检查线路 所有集成电路应按同一方向插入 不要倒插或反插 集成电路使用前最好先进行整形 用镊子把引脚稍向内弯 使两排引脚恰好能插入面 包板的插座孔中 拆卸集成电路时最好使用集成电路起拔器 以免把引脚弄弯 甚至折断 布线力求整齐 易查 电源正 负极 输入 输出线尽可能分别采用不同颜色的导线 导线不要跨过集成电路 并使导线贴近面包板表面分布 插线要保证稳妥可靠 引线两端的绝缘胶皮不可剥得过短或过长 一般 7 8mm 为宜 用过的导线要先把线头弄直 保证可靠地插入插座孔内 布线的顺序通常是先接集成电路的正 负极 再接输入线 输出线及控制线 接线时要 仔细核对管脚排列图 以免接错 逻辑功能完整的电路应分单元检查 接好一个单元测试一个单元 及时排除线路故障 4 2 故障分析及其解决方法故障分析及其解决方法 1 在做二十四进制的时候 数码管显示 23 后 下一个显示是 04 在理论上应该 是显示 00 通过分析 是低位端没有清到 0 经过检查后 发现是 CD4071 的管脚接触 不良 重新换上一个 CD4071 后 数码管显示正确 2 有些时候会突然显示不正确 结果是因为剥线是用力过大 导致导线受损 最后导 四川机电职业技术学院设计报告书 14 线断在面包板上 接线不通 材材 料料 清清 单单 1 数字钟材料清单 若采用所提供的振荡电路和 74LS190 组成的分频器 74LS190 组成的 60 进制计数器和 24 进制计数器 74LS248 译码器和共阴极数码管组成的译码显示电路 以及提供的整点报时 电路及校时电路 则所需元件为 序 号 元 件 名 称型 号 规 格 数 量 单 位 1双四位二进制计数器74LS3933块 2或门CD40711块 34 线 七段译码器 显示器74LS2486块 4与非门74LS511块 5与门74LS082块 6直流电源 5V1台 7导线若干根 8共阴极数码管503C6个 9电阻1K 1个 10无极性电容器50pF2个 11D 触发器74LS741块 四川机电职业技术学院设计报告书 15 总总 结结 通过两周的实习 我认识到理论知识和实践相结合是相当重要的一个环节 有时候我们 自以为很简单的事情 当做起来的时候才知道其实并不是我们想象中的那么简单 做好一件 事不仅要掌握一定的技巧 而且还必须具备一定的素质才能完成 这次实习过程中 我从刚开始对电路的茫然到现在能够完成数字钟电路的转变是来之不