DDR原理简介及相关测试.ppt

学习报告 一 DDR2简介二 DDREA量测 一DDR原理简介 DDRSDRAM全称为DoubleDataRateSDRAM 中文名为 双倍数据流SDRAM DDRSDRAM在原有的SDRAM的基础上改进而来 下图即为简单的DDR的数据传递方式 Inputandoutputfunctiondescription DDR2 Inputandoutputfunctiondescription DDR2 Bank Bank表示一个存储阵列 在对一个存储单元进行寻址的时候 首先制定一个行地址 再制定一个列地址然后对其进行读写操作 Page 对于Bank里面的每一行的存储单元的总和即叫做Page COLBITS thenumberofcolumnaddressbitsORG thenumberofI O DQ bits 在DDR2初始化时候首先需要进行MRS ModeRegisterSet 以及EMRS ExtendedModeRegisterSet 的配置 其中MRS主要是对CASlatency burstlength burstsequence testmode DLLreset WRandvariousvendorspecificoptions实现DDR2的各种应用 EMRS主要是对DLLdisablefunction driverimpedance additiveCASlatency ODT OnDieTermination single endedstrobe andOCD offchipdriverimpedanceadjustment CASLatency CAS潜伏期 CAS为列地址选通脉冲 在列地址确定之后就可以传输数据 但是仍需要经过一段时间才会有数据发出 这段间隔的时间即为CAS潜伏期 简写为CL AdditiveLatency 简称AL 在RAS命令之后会立即执行CAS命令 CAS命令发出到被设备执行的时间则成为AL 延时参数越小 内存运行速度越快 但是有的内存不能运行较低的延时 可能会丢失数据RL ReadLatencyWL WriteLatency RL AL CL WL RL 1 BurstLength 突发长度 简称为BL Burst模式是数据连续传输的方式 连续传输周期的数量就是突发长度BL DM DATAMask 即为数据屏蔽 前面所提的数据传输的突发长度 如果连续写入数据其中有不需要的数据 就是通过DM信号来对其进行屏蔽 1个DM信号对应8个数据位 DQ 当DM为高电平时 则同一DQS DQS 触发的数据被屏蔽 Prechargeoperation 预充电操作 预充电就是在对某一行进行完读写操作后 要对另一行进行寻址 就需要将原来的有效行关闭 重新发送行列地址 因此precharge命令就是关闭现有的工作行并开始新的行操作 Precharge命令在Clock的上升沿被触发 条件为CS RASandWEareLOWandCASisHIGH Precharge可以对一个Bank进行操作或者对所有的Bank进行同步操作 具体的设定通过A10 BA0 BA1 BA2来实现 从Read到Precharge命令的最小时间为AL BL 2 max RTP 2 2CLKPrecharge命令必须在tRAS满足之后才能执行 同时read到precharge的最小时间还需要满足 tRTP tRTP 在Read命令后 从Clock的上升沿到最后的四位预读取的时间就是tRTP ReadtoPrecharge tRAS DDR行有效至有效预充电的最短时间叫做tRAS tRP 在发出Precharege命令之后还需要经过一段时间才允许发送RAS行有效命令打开新的工作行 这段时间被称为tRP tRP越小 DDR运行速度越快 从Write到Precharge命令的最小时间为WL BL 2 tWR在DDR进行写的时候 从Burstwrite完成到Precharge命令执行的时间被称为tWR Prechargeoperation Prechargeoperation ReadtoPrecharge WritetoPrecharge AutoPrechargeoperation 当A10设定为高的情况下 AutoPrechargeoperation被使能 当Read命令后 在大于tRAS和tRTP被满足的条件下 在Read命令AL BL 2的周期的CLK的边沿触发时出开始进行AutoPrecharge 当Write命令后 在大于tWR满足的情况下 在CLK的边沿触发时开始AutoPrecharge ODT OnDieTermination OnDieTermination功能即可以对DQ DQS DQS RDQS RDQS andDM的终端电阻进行开关 可以改善信号完整性 ODT通过EMRS来进行控制 Refreshoperation 当CLK的边沿触发到CS RASandCASLOWandWEHIGH Chip开始进入Refreshoperation 在Refresh之前所有的Bank都必须被预充电 从预充电命令到Refresh命令执行的时间必须大于tRP 从一个refresh命令到另一个refresh命令的时间要大于tRFC Refresh周期 SelfRefreshoperation SelfRefreshCommand SRC 可以在其他的系统关闭电源的情况下保持DDR中的数据 且此时也不需要外部时钟 CS RAS CASandCKE保持LOWwith WEHIGH时在CLK的边沿触发SRC 此时ODT必须关闭 在进入SelfRefresh模式后 除了CKE信号其他信号都不需要关注 但是电源必须稳定 在推迟SelfRefresh模式之前必须保证外部时钟已经稳定 二DDREA量测 RecommendedDCoperationconditions DDR3 DDR2 ACandDCinputLogiclevelforsingle endedsignals DDR2 ACandDCinputLogiclevelforsingle endedsignals Differentialsignals DDR3 VIH AC VIH DC VIL AC andVIL DC 都受Vref的影响 Vref也有AC DC之分 对于VIH AC VIH DC VIL AC andVIL DC 计算式中的Vref应该被理解为Vref DC 如下图所示 DifferentialCrosspointvoltage DDR2 Crosspointvoltage是指CLK CL DQS DQS 交叉点处的电压值 实际的测试值到VDD 2处的值标示为Vix inputsignal Vox outputsignal CLK CLK DQS DQS LDQSLDQS UDQSUDQS 的Vix Vid须满足如下SPEC的要求 DifferentialCrosspointvoltage DDR3 Crosspointvoltage是指CLK CL DQS DQS 交叉点处的电压值 实际的测试值到VDD 2处的值标示为Vix 如下图所示 CLK CLK 和DQS DQS 的Vix必须满足SPEC的要求 SetuptimeandHolduptime Setuptime 接收端需要数据提前于时钟沿稳定存在的时间Holdtime 数据信号在被时钟触发后保持的时间 定义 Addressandcontrolsetuptime tIS Addressandcontrolholdtime tIH DataandDMsetuptime tDS DataandDMholdtime tDH SetuptimeandHolduptimeSPECforDDR2 注 tIS base tIH base 的值为当CLK CLK 的Diffslewrate为2V ns adress CMD的slewrate为1V ns的时候的基本值tDS base tDH base 的值为当DQS DQS 的Diffslewrate为2V ns DQ的single endslewrate为1V ns的时候的基本值 SetuptimeandHolduptimederatingvaluesforDDR2 对于实际的setuptime和holdtime参照的SPEC的值因如右边公式 其中的derating值应按照实际量测的slewrate值从下表查出 SetuptimeandHolduptimeSPECforDDR3 注 tIS base tIH base 的值为当CLK CLK 的Diffslewrate为2V ns adress CMD的slewrate为1V ns的时候的基本值tDS base tDH base 的值为当DQS DQS 的Diffslewrate为2V ns DQ的single endslewrate为1V ns的时候的基本值 SetuptimeandHolduptimederatingvaluesforDDR3 对于实际的setuptime和holdtime参照的SPEC的值因如右边公式 其中的derating值应按照实际量测的slewrate值从下表查出 Single endedsignalsSlewrate Slewrate即为信号上升和下降时