【毕业学位论文】（Word原稿）Altera FPGA 数字系统设计-电子信息科学与技术

字系统设计 名： 李斯昀 学 号： 专 业： 电子信息科学与技术 指导教师： 金之诚 2007 年 5 月华 东 师 范 大 学 信 息 学 院 电 信 专 业 学士 毕 业 论 文 华东师范大学学士学位论文 字系统设计 录 摘 要 . I I 第一章 引 言 . 3 字系统定义 . 3 统数字系统设计教学方法概述 . 3 代数字系统设计教学方法 . 4 文的组织结构 . 5 第二章 现 场可编程门阵列 述 . 6 . 6 . 6 I 构架 . 6 I I/O 支持 . 7 端 I/O 标准 . 7 分 I/O 标准 . 8 . 8 行配置芯片 . 9 结 . 9 第三章 件概述 . 10 介 . 10 性 . 10 进式增强编译特性 . 10 统级设计 . 10 设计周期的早期就对 I/O 引脚进行分配和确认 . 11 率分析优化 . 11 储器编译器 . 11 I 综合 . 11 局与布线 . 12 为快速的时序逼近 . 12 小化的编译时间 . 12 计的原理图描述 . 13 证与仿真 . 13 结 . 14 第四章 数字系统的设计与实现 . 15 用不同方法实现同一个模块对系统资源占用的讨论 . 15 种设计方法对比 . 15 译后 D 触发器占用资源的对比 . 16 译后的 图 . 17 序仿真对比 . 18 脚配置 . 20 者走线对比 . 20 于 数字移相信号发生器的 计 . 21 出频率测量 . 22 相角度测量 . 23 华东师范大学学士学位论文 字系统设计 资源占用情况 . 25 片布线及存储区占用情况情况如图 4示， . 26 用说明 . 26 率计设计 . 27 计要 求 . 27 量频率方法概述 . 27 统模块化分及介绍 . 27 用方法 . 32 关测试结果 . 32 第五章 总结与展望 . 36 结 . 36 一步的工作 . 36 参考文献 37 附录一 所构建的电平转换电路 . 38 致 谢 . 40 (此目录由 动生成。 正文中的各类标题只须更改内容，不要更改格式。最后在本页中右击上方的目录区域，选择“更新域”命令 ，并设置字体格式 ：中文宋体，英文 ) 华东师范大学学士学位论文 字系统设计 要 （这里写论文摘要， 要求概括地表述论文的研究背景、目的、研究方法、研究重点、结果和主要结论 。字数一般在 300） 近年来， 微电子技术迅速发展，芯片集成度越来越高 ，使得原来由许多 成的数字系统能够 集成在一个单片硅片上，减少了系统体积，设计时间，提高了系统的效率。现代电子技术的核心趋向于基于计算机的电子设计自动化，即 术。目前，传统的数字设计方法几经趋于劣势。 本文讨论了传统数字系统设计方法和现代基于硬件描述语言的数字系统设计方法的特点及其两种方法的对比，提出了一些 数字系统设计 教学上 改进的建议 。 本文 还 通过对 研究，结合 电子设计自动化 中的一些设计思想和硬件描述语言的特点， 将原来数字系统教程中利用多片 成的一些数字系统，通过电路图，硬件描述语言，或则两 者综合设计的方法，在 实现。 并且讨论 了 在 设计一个相同的模块 时 ，采用电路原理图输入和采用硬件描述语言输入，对 源的占用情况 。 关键词： 数字系统 设计 ， 子专业 2007 年学士毕业论文 In of C by be in a of in of to on of a of It of of C or to of of a of of of （注意： 英语中没有。、等标点，英语中的标点均为半角， 中文中不能用 . 作句号） 华东师范大学信息学院 电信专业 2007 年学士毕业论文 3 第一章 引 言 字系统 定义 数字系统的定义：数字系统是仅仅用数字来“处理”信息以实现计算和操作的电子网络。 数字系统的任务： 1. 将现实世界的信息转换成数字网络可以理解的二进制“语言”。 2. 仅用数字 0 和 1 完成 所要求的计算和操作。 3. 将处理的结果以 人 们可以理解的方式返回给现实世界。 统数字系统设计 教学 方法 概述 传统数字系统设计方法定义： 传统的数字系统设计是采用真值表、卡诺图、逻辑表达式、状态图、状态表等描述逻辑问题的方法设计的，这种设计方法对输入、输出变量的个数非常敏感，适用于小规模数字系统设计。 传统数字电路设计教学中，往往讲的是利用通用数字逻辑芯片，通过连线等基本手段，设计数字系统。 采用这种传统 的 设计方法的弊端： 1若采用真值表的方法，则变量数目较多，若真值表上的逻辑不太常见，则有可能耗费大量的时间 在在真值表到逻辑原理图的转换上。可能采用数量较大的逻辑芯片。 2采用逻辑表达式的方法，只能适用于 I/O 变量比较少的情况，倘若要设计相对比较大型的数字系统，则逻辑表达式会非常繁琐，使得设计效率降低。 3 若采用卡诺图设计，若输入变量少还可以接受，若输入变量达到 8 个以上的话，则设计耗时会相当长，而且正确性 往往得不到保证 。 在 数字系统设计 实验中 的弊端： 所设计的系统，器件间 的连接基本上是通过插线来完成的，由于插线没有屏蔽外界电磁干扰和串扰，且插线也有可能由于摆放时类似线圈模样，也有可能产生电磁波形成干扰。 由于 采用通用逻辑芯片进行数字系统的设计，因此需要考虑所采用芯片的封装，引脚定义使用电平等等，由于通用逻辑芯片的种类也比较多，除非记忆力特别好，否则还是会用比较多的时间来查数据手册，降低了设计的效率。 在传统的设计方中，仿真和调试通常只能在后期进行，因为仿真和调试的仪华东师范大学信息学院 电信专业 2007 年学士毕业论文 4 器一般为系统仿真器、示波器等，因此只有系统设计完成后才能仿真和调试。这样，在系统设计时存在的问题只有在后期才能发现。一旦考虑不周，修改很麻烦，甚至会前功尽弃，不得不重新设计系统，使设计的周期和成本都大大增加。 由于传统的数字系统方法所形成的硬件设计文 件主要是由若干电路图组成的文件，倘若所设计的系统较大，这样的电路图可能会有很多张， 如此多的电路图的归档、阅读、修改和使用都会带来许多麻烦。 代数字系统设计 教学方法 在电子系的 教学安排中，按照数字电路，微机原理，单片机 与嵌入式系统 ，从学习 单片机与嵌入式系统 开始，我们就开始学习利用 和 合测试行动小组 提出了边界扫描测试 ） 接口 对芯片进行编程，实现一些的小型系统。而到了 于采用的是 杂可编程逻辑器件 )和 场可编程门阵列 ） ，其含有丰富的逻辑阵列，可以通过 件描述语言 ） 实现基本 的 门级电路，微机接口，单片机 与嵌入式系统 （ ，而且大部分的 ，因此建议可以在数字电路，微机原理，单片机， 得学生能够从一开始就能接触到当前电子设计的一些前沿，通过 意有 创新的系统。 一 关于 合测试行动小组 )是一种国际标准测试协议，主要用于芯片内部测试。现在多数的高级器件都支持 准的 线： 别为模式选择、时钟、数据输入和数据输出线。 二 关于边界扫描测试 边界扫描测试（ 般采用 4线接口（在 5线接口中，有一条为主复位信号），用 级进行测试的。这种测试可在器件正常工作时捕获功能数据。器件华东师范大学信息学院 电信专业 2007 年学士毕业论文 5 的边界扫描单元能够迫使逻辑追踪引脚信号，或是缴获器件核心逻辑信号中 的 部分 数据。强行加入的测试数据串行移入边界扫描单元，捕获的数据串行移出并在器件外 对 不同 的 预期结果进行比较。 该方法提供了一个串行扫描路径，它能捕获器件核心逻辑的内容，或者测试遵守 关于 硬件描述语言 )进行电路和系统的设计是当前 传统的原理图输入设计方法相比较，硬件描述语言更适合于规模日益增大的电子系统。它是逻辑综合优化的重要工具。硬件描述使得设计者在比较抽象的层次上描述设计的结构和内部性，它突出的优点是 :语言的公共可利用性、设计与工艺的无关性、宽范围的描述能力，便于组织大规模系统的设计，便于设计的复用和继承。日常最常用的硬件描述语言有 已经成为 语言 在 1983年由美国国防部联合1987年 12月成为 后不断发展。且还支持同步电路、异步电路、为 为、功能、接口，成为现代 前流行的了作为系统设计的主选描述语言外， 子设计的存档、程序模块的移 植、 样担任着不可或缺的角色。 关于 两个软件是由 中 一套 文的组织结构 本文 先介绍了所采用的软件和硬件的一些概况，接下来利用 件和硬件描述语言在 司的 I 实现了一些比较常用的数字系统，并且就其在教学上的应用进行了一定的探讨。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 6 第二章 现场可编 程门阵列 述 I 简介 司推出的 I 采用全铜层、低 K 值、 艺设计，裸片尺寸被尽可能最小的优化。 其 采用 300 毫米晶圆，以 功的90艺技术为基础， I 器件提供了 4,608 到 68,416 个逻辑单元（ 并具有一整套最佳的功能，包括嵌入式 18 比特 特乘法器、专用外部存储器接口电路、 4入式存储器块、锁相环（ 高速差分 I/O 能力。 性 I 器件扩展了 成本敏感性、大批量应用领域的影响力，延续了第一代 件系列的成功。 I 列的特性 见表 2件名 辑单元 4,608 8,256 18,752 33,216 50,528 68,416 （ 412 校验比特） 26 32 56 105 129 250 总比特数 119,808 165,888 239,616 483,840 594,432 1,152,000 嵌入式 18 18 乘法器 13 18 26 35 86 150 2 4 4 4 4 最多用户 I/O 引脚 142 182 315 475 450 622 差分通道 58 77 132 205 193 262 表 2I 列的特性 I 构架 I 架构包含超过 68K 个纵向排列逻辑单元 (嵌入式存储器 块、嵌入式乘法器和 锁相环（ ，它们被 I/O 单元 (围在中间（见图 2高效互连、低歪斜的时钟网络在每个结构之间提供时钟和数据信号连接。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 7 图 2I 架 面积高效的 分组成围绕在器件周围的 I/O 区，在消耗最小裸片面积的同时提供可观的 I/O 能力。 I 器件支持大范围的单端和差分 I/O 标准。如支持最高 805 收端）和 622 送端）的 。每个 个寄存器，用于实现双倍数据速率（ 用，以及包含用于其他 I/线保持和可编程回转速率的相关电路。多个 I/O 区组装在一起提供专用外部存储器接口电路。这个电路简化了外部存储器件的数据传输，包括 件。最大数据传输速度可达到 333 167钟 )。 I 器件兼容 式 1)。每个供多个从管脚到内核的路径，使器件满足相关建立和保持时间。 I I/O 支持 I 器件支持多种单 端和差分 I/O 标准， 以及大量的接口和协议，给系统开发人员提供了系统设计的灵活性。 二 差分 I/O 标准 与单端 I/O 标准相比， I 器件的差分信号提供更好的噪音容限，产生更低的电磁干扰（ 并降低了功耗。其支持的包括 分 分 端 I/O 标准 I 器件支持单端 I/O 标准，例如 东师范大学信息学院 电信专业 2007 年学士毕业论文 8 连接至板上其他器件 。当 其他高级存储器件如双倍数据速率（ 件一起工作时，单端 I/O 标准是关键因素。 分 I/O 标准 与单端 I/O 标准相比， I 器件的差分信号提供更好的噪音容限，产生更低的电磁干扰（ 并降低了功耗。其支持的包括 分 分 I 器件内的锁相环 I 器件具备最多 4 个增强型锁相环（ 提供先进的时钟管理能力，例如频率合成、可 编程相移、外部时钟输出、可编程占空比、锁定检测、可编程带宽、输入时钟扩频和支持高速差分输入输出时钟信号。 I 器件的 2述了 I 的锁相环的原理框图。 图 2相环原理框图 I 供了时钟合成能力，允许内部时钟在与输入时钟频率不同的频率下运行。每个 够提供最多达 3 个输出时钟，每个输出时钟的频率可互不相同。 供 m 倍频或 (n 数器 )比率的分频，这里 m、 n 和数器可以是 1 到 32 中的任何整数。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 9 行配置芯片 些器件在设计上提高效率，以最小的成本实现了高级功能。 配置器件价格低于一次可编程方案，能够提供在系统可编程 (及重新编程功能，和其他配置方案相比具有明显的优势。 在价格敏感的大批量应用中， 串行配置器件是 I 系列 想的配置器件。 串行配置器件使 配置器件能够以最低的价格实现完整的可编程芯片系统 (解决方案。 闪存访问等高级功能降低了成本，减小了面积，同时提高了 性能 。 I 设计软件的高级设计特性进一步简化了设计过程。 结 本章介绍了 司推出的 I，描述了这块 特性，构架， I/O 端口标准，锁相环，及串行配置芯片，涵盖了这款 大部分功能。华东师范大学信息学院 电信专业 2007 年学士毕业论文 10 第三章 件概述 介 款软件 支持 件描述语言 (计输入、图形设计输入方法以及集成的系统级设计工具。 I 软件将设计、综合、布局布线和验证功能以及第三方 具无缝集成到一起。 是一款在电子设计领域具有较好口碑的 件。 性 计软件充分发挥了 结构化 效率和性能，提供多种设计特性，加速设计过程 。 进式增强编译特性 I 编译增强特性为高密度 供最高效的增强设计方法。该易于使用的 编译增强功能为业界首次实现，将设计编译时间缩短了近 70，设计人员可以针对独立的设计分区进行优化，对于没有改动的分区则保留其性能不变，从而提高时序逼近效率 统级设计 具。 您能够快速、方便的构建、评估嵌入式系统。 （ 1） 集成了来自 P。 （ 2） 在系统中生成自己的可重用定制元件 。 （ 3） 根据每个系统的需求 ，生成 建最佳互连架构 。 （ 4） 输出系统测试台组件 。 （ 5） 输出生成系统基于存储器映射和组成的定制软件开发套件（ 。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 11 设计周期的早期就对 I/O 引脚进行分配和确认 I 软件可以进行预先的 I/O 分配和确认的操作 (无论顶层的模块是否已经完成 )，这样就可以在整个设计流程中尽早开始印刷电路板（ 布线设计工作。同样，设计人员可以在任何时间对引脚的分配进行修改和确认，无需再进行一次设计编译。软件还提供各种分配编辑的功能，例如选择多个信号和针对一组引脚同时进行的分配修改等，所有这些都 进一步简化了引脚分配的管理。 率分析优化 户 对动态和静态功耗进行精确的分析和优化。 率分析功能生产详细的报告，指明哪种器件结构甚至是设计层次模块消耗了最大的热量。 储器编译器 用户可以使用 I 软件中提供的存储器编译器的功能对 I 软件的 本和后续版本都增加了针对 操作的基于现有设置的波形动态生成功能。 I 综合 件包括全面集成的系统综合解决方案，且与业界领先的第三方综合软件供应商的产品进行了集成。 I 软件携手 第三方合作伙伴 让设计人员在最短的时间内通过 I 集成综合 (支持 993 和 987 标准，还支持 原理图 ( 模块设计文件 ) 设计输入。 括高级综合选项和编译指示 ( 属性 ) ，指导综合过程获得最佳结果。这些综合选项包括 耗分析和优化以及复用器等选项。 耗优化选项控制对华东师范大学信息学院 电信专业 2007 年学士毕业论文 12 设计功耗的综合优化深度。复用器优化选项利用 系结构的优势，减小了 20 的器件面积占用，从而能够将设计在较小的器件中实现，从而节省了成本。 局与布线 为快速的时序逼近 I 软 件的布局布线算法可以使用寄存器封装、寄存器重定时、自动逻辑复制以及所见即所得 (的重新综合技术将更多的逻辑部件封装入一个给定的器件内，这样既便是在很高的逻辑占用时都可以得到优异的 I 软件包括了一个时序和资源优化顾问工具，它基于当前工程的设置和约束，提供有关优化时序性能和资源利用的特定建议。这里提供了详细的指令和链接，推荐用来实现该优化特性。 I 渐进式编译功能为高密度 供了效率最高的渐进 式设计方法。这一业界首创、使用方便的功能将设计编译时间缩短了 70，使您能够针对每个设计分区进行设计优化，对其他分区不作改动，保持其性能不变，从而缩短了时序逼近。 小化的编译时间 I 软件允许用户可以根据设计的需要选择布局布线器的设定，从而达到控制编译时间的目的。用户可以选择的布局布线器的设定如图 2 所列。 自动布局布线）是开始一个新工程时的默认设置，如果设计在时序上的要求很容易被满足，则可以选择 项，编译时间平均缩短 40%左右。用户还可以自行输入一个最小允 许的裕值，该值可以使 I 软件在降低优化努力程度之前，在用户的时序约束之外再添加一个宽裕范围，保证时序依然满足。选择 速布局布线）的选项可以平均提高 50的编译速度，但是与此同时会导致设计性能平均降低 5到 10左右。最新的早期时序预测功能可以快速对设计时序进行预测而不用进行一次完整的布局布线过程。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 13 计的原理图描述 I 看器、状态机查看器和技术映射查看器提供强大的功能来查看调试、优化和约束输入过程中的最初和最终映射综合结果。 新的 I 软件寄存器传输级（ 看器功能提供了一个针对设计的原理图 看视图，可用于在执行后续的行为级仿真、综合和布局布线等步骤之前分析设计结构。 看器允许设计人员浏览设计的层次，轻松地定位感兴趣的特定节点，有助于调试和优化。在 看器中选择节点可以直接回溯到源设计文件。 状态机查看器显示设计中的有限状态机，包括状态机视图、状态转换表和状态编码表等。可以使用状态机查看器在调试和优化阶段分析设计的状态机。 可以使用技术映射查看器，在特定层面上调试后映射和后适配设计。这通过查看映射到 件基元的设计逻辑表征来实现。一旦进行适配和时序分析后，用户可以高亮显示关键时序通路和时序信息，反向交叉探测设计源文件、平面布局编辑器和 I 芯片编辑器，对设计进行优化。 证与仿真 I 软件提供最先进的 结构化 证支持。除了能够与所有一流的第三方验证工具和方法集成使用之外， I 软件还提供： （ 1） 序分析器，这一使用方便的 能时序分析工具能够自然地支持 （ 2）结合 耗分析和优化技术，进行综合功耗分析。 （ 3）芯片 规划器 ( 平面布局和芯片编辑器 ) 和在系统存储器内容编辑器，迅速实现在系统设计修改。 （ 4） I 嵌入式逻辑分析器 ( 由渐进式编译功能提供支持，加速验证过程。 ) （ 5）系统资源和探测器 ,使用户能够在运行的时段进行设计和内部节点采样 （ 6） 逻辑分析接口 华东师范大学信息学院 电信专业 2007 年学士毕业论文 14 结 本章介绍了 司推出的 件 一些基本概况，以及其在电子设计自动化中所作的改进和优化措施， 阐述了利用 一些优点。 华东师范大学信息学院 电信专业 2007 年学士毕业论文 15 第四章 数字系统的 设计与实现 用不同方法实现同一个模块对系统资源占用的讨论 所设计的是一个