基于DE2的数字系统设计实验1.doc

基于DE2的数字系统设计实验I组合逻辑部分一、 实验说明1、 DE2开发板2、 实验使用到的资源(1)、FPGA芯片为altera cycloneII EP2C35F672C6(2)、18个toggle switches拨动开关SW0-SW17，可作为输入，拨上为高电平，拨下为低电平。(3)、4个debounced Pushbutton switches按键，所有按键采用了施密特触发防抖动功能，按下键输出低电平，释放时恢复高电平。(4)、8个greenLEDs绿色LED灯，可作为输出。(5)、18个red LEDS 红色LED，可作为输出。(6)、8个7-segment displays7段管，HEX0-HEX7，低电平发光。(7)、50Mhz时钟源，N2引脚上。(8)、RUN/PROG switch for JTAG/AS Modes 拨动到RUN。 3、 信号与管脚在系统光盘中DE2_lab_exercisesDE2_pin_assignments.csv，信号与管脚绑定。信号名称FPGA引脚含义KEY0- KEY3按键KEY0 -KEY3LEDG0-LEGD7绿色LED,LEDG0-LEDG7LEDR0-LEDR17红色LED,LEDR0-LEDR17SW0-SW17拨动开关，SW0-SW17HEX0-HEX7,8个7段数码管,每个信号为【6:0】7位CLOCK_5050M时钟源 如果程序设计的输入、输出变量采用上述信号名称，那么在quartusII中Assignments-import assignments，加载DE2_pin_assignments.csv，系统就会自动绑定管脚，可在Assignments-Pins中查看绑定结果。4、 7段数码管HEX06:0-HEX76:0，每个7段管信号对应数码管，6-0，低电平时发光，高电平不亮。5、 下载经过管脚分配后，进行全编译，如果没有错误，则“tools”“programmer”或点击，然后点击start，右上角进度条100%就ok了。二、 实验内容（一）组合逻辑部分1、 多路复用器设计：将SW17-SW15作为选择输入s2s1s0，SW14-SW0,作为输入A,B,C,D,E，每路3位并将拨动开关连接到红色的LED上，以显示选择状态和每路数据状态；绿色LED,LEDG2LEDG0作为输出M，显示结果。建立工程，编写代码，绑定管脚，下载到DE2板上，进行测试。2、 7段管显示设计：SW14SW0,分成3位宽的5路信号，通过SW17SW15进行选择，在一个7段数码管上显示 “H、E、L、O、空格（不亮）”中的某一字符。将此应用扩展到5个数码管,实现循环显示5个字符。SW17-SW15与显示内容对应如下。SW17SW16SW15HEX4HEX3HEX2HEX1HEX0000HELLO001ELLOH010LLOHE011LOHEL100OHELL3、 然后将5个字符扩展到8个字符。对应关系如下SW17SW16SW15HEX7HEX6HEX5HEX4HEX3HEX2HEX1HEX0000HELLO001HELLO010HELLO011HELLO100ELLOH101LLOHE110LOHEL111OHELL4、 二进制与BCD码转化及显示：将SW17-SW0,18位二进制输入，输入任意序列，在8个7段管上显示他的十进制数。5、 8位二进制乘法：SW15SW8,SW7SW0作为两个无符号二进制数A、B，将其16进制数分别显示在HEX7HEX6,HEX5HEX4上，乘积16位显示在HEX3-HEX0。（二）时序逻辑部分1、D触发器应用：在DE2上显示两个16位数A、B，A在HEX7-HEX4上显示，B在HEX3-HEX0上显示。用SW15SW0输入A、B，先输入A,后输入B，将A保存在电路中。用KEY0作为低电平有效的异步复位输入，KEY1作为时钟输入（按下一次将A输入，在按下一次输入B）。编写verilog代码，完成上述功能。2、计数器设计：在DE2平台上，HEX2-HEX0上实现0-999的连续循环显示，每秒钟刷新一次，时钟采用系统提供50M时钟。SW1作为Enable使能信号，高电平为自增，低电平为暂停。SW0为清零信号，高电平有效。3、循环显示“HELLO”:设计一个电路，实现HEX7-HEX0上循环显示HELLO.字母自右向左移动，间隔1s。移动模式时钟循环编号HEX7HEX6HEX5HEX4HEX3HEX2HEX1HEX00HELLO1HELLO2HELLO3HELLO4ELLOH5LLOHE6LOHEL7OHELL8HELLO.4、实时时钟：用HEX5HEX4,HEX3-HEX2,HEX1HEX0,分别显示小时（0-23）、分（0-60）、秒（0-60）。SW15SW0设定时间。三、 实验要求将上述五个步骤分别建立5