[7] -第2学期数电试卷B.doc_第1页
[7] -第2学期数电试卷B.doc_第2页
[7] -第2学期数电试卷B.doc_第3页
[7] -第2学期数电试卷B.doc_第4页
[7] -第2学期数电试卷B.doc_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

安徽大学20 13 20 14 学年第 二 学期 数字电子技术 考试试卷（B卷）（闭卷 时间120分钟）院/系 年级 专业 姓名 学号 题 号一二三四五总分得 分得分一、选择题（每题2分，共20分）1. 十进制数7.88对应的16进制数为()。A.(7.E1)16 B. (7.D1) 16C.(7.F1) 16D. (7.E2) 162. 逻辑函数()。A.0B. AC.1D. 3. 用或非门构成基本RS触发器发生竞争现象时，输入端的变化是()。A.0011B. 0110C.1100D. 10014. 以下式子中不正确的是()。A.B. C.D. 5. 已知同，下列结果中正确的是()。A. B.C. D. 6. 下列具有单次翻转特性的触发器是()。A.同步JK触发器B. 主从JK触发器C.上升沿JK触发器D. 下降沿JK触发器7. 下列论述错误的是()。A.数字比较器可以比较数字大小B. 实现两个一位二进制数相加的电路叫全加器C.实现两个一位二进制数和来自低位的进位相加的电路叫全加器D. 编码器可分为普通全加器和优先编码器8. 下列描述不正确的是()。A.触发器具有两种状态，当Q = 1时触发器处于1态 B. 时序电路必然存在状态循环 C. 异步时序电路的响应速度要比同步时序电路的响应速度慢D. 边沿触发器具有上升沿触发和下降沿触发两种方式，能有效克服同步触发器的空翻现象9. 要使JK触发器在时钟脉冲作用下，实现输出，则输入端信号应接为()。A J = K = 0B J = K = 1 CJ = 1, K = 0 D J = 0, K = 110设计一个同步10进制计数器，需要()个触发器。 A3个 B4个 C5个 D10个得分二、化简题（每题8分，共16分）1 试简化函数（用代数法）2 试用卡诺图将下列逻辑函数化成最简与或式。 得分三、简答题（每题6分，共12分）1. 在完全描述状态表中，两个状态等价，则这两个状态可以合并为一个状态，那么两个状态等价的条件是什么？2. 简述异步时序逻辑电路设计中，选择各级触发器时钟信号的原则。 得分四、分析题（共20分）1. 有三个输入信号，如果三个输入信号均为0或其中一个为1时，输出信号Y=1，其余情况下输出Y=0。列出真值表，写出标准与或表达式，并用卡诺图化简。(10分)2. 画出如图1所示电路输出Q的工作波形，其中输入波形如图2所示，设Q的初始状态为0。(10分)图1 图2五、设计题（共32分）得分1. 在输入信号A,B,C,D的作用下，F(A,B,C,D)= m(4,5,6,9,10, 12, 13 ,14)。(16分)用如下器件分别实现函数F，给出设计步骤，画出各自实现的具体逻辑电路图：（1）仅用与非门； （2）一片“8选1数据选择器（74LS151
人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论