基于FPGA的PS2键盘鼠标控制电子琴说明书

1江西制造职业技术学院信息工程系08级毕业论文姓名江太平班级08通信电子设计题目基于FPGA的PS/2键盘鼠标控制电子琴指导教师吴康二一一年五月2目录第一章FPGA简介11FPGA背景12FPGA芯片结构13FPGA的基本特点第二章FPGA工作原理21查找表（LOOKUPTABLE的原理与结构22FPGA工作原理第三章PS2键盘通信31PS2背景32PS2键盘通信33VGA原理第四章PS2键盘控制模型电子琴顶层电路的设计41PS2键盘控制电子琴程序结论、参考文献3第一章FPGA简介11FPGA背景FPGA主要生产厂商1、ALTERA2、XILINX3、ACTEL4、LATTICE其中ALTERA作为世界老牌可编程逻辑器件的厂家，是当前世界范围内市场占有率最大的厂家，它和XILINX主要生产一般用途FPGA，其主要产品采用RAM工艺。ACTEL主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。目前以硬件描述语言（VERILOG或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（FLIPFLOP）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。12FPGA芯片结构4目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。如图11所示（注图11只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主要由6部分完成，分别为可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。图11FPGA芯片的内部结构FPGA芯片的内部结构每个模块的功能如下1可编程输入输出单元（IOB）可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图12所示。FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。目前，I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2GBPS的数据速率。图12典型的IOB内部结构示意图典型的IOB内部结构示意图外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（HOLDTIME）的要求可以降低，通常默认为0。为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（BANK），每个BANK的接口标准由其接口电压VCCO决定，一个BANK只能5有一种VCCO，但不同BANK的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。2可配置逻辑块（CLB）CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在XILINX公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的SLICE和附加逻辑构成，如图13所示。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。图13典型的CLB结构示意图典型的CLB结构示意图SLICE是XILINX公司定义的基本逻辑单位，其内部结构如图14所示，一个SLICE由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门（XORG）和一个专用与门（MULTAND），一个异或门可以使一个SLICE实现2BIT全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号和函数复用器（MUXC）组成，用于实现快速的算术加减法操作；4输入函数发生器用于实现4输入LUT、分布式RAM或16比特移位寄存器（VIRTEX5系列芯片的SLICE中的两个输入函数为6输入，可以实现6输入LUT或64比特移位寄存器）；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。图14典型的4输入SLICE结构示意图6典型的4输入SLICE结构示意图3数字时钟管理模块（DCM）业内大多数FPGA均提供数字时钟管理（XILINX的全部FPGA均具有这种特性）。XILINX推出最先进的FPGA提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。4嵌入式块RAM（BRAM）大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。除了块RAM，还可以将FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。单片块RAM的容量为18K比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽和深度，但要满足两个原则首先，修改后的容量（位宽深度）不能大于18K比特；其次，位宽最大不能超过36比特。当然，可以将多片块RAM级联起来形成更大的RAM，此时只受限于芯片内块RAM的数量，而不再受上面两条原则约束。5丰富的布线资源布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为类不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第二类是长线资源，用以完成芯片BANK间的高速信号和第二全局时钟信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法和设计的结果有密切、直接的关系。6底层内嵌功能单元内嵌功能模块主要指DLL（DELAYLOCKEDLOOP）、PLL（PHASELOCKEDLOOP）、DSP和CPU等软处理核（SOFTCORE）。现在越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。XILINX公司生产的芯片上集成了7DLL，ALTERA公司的芯片集成了PLL，LATTICE公司的新型芯片上同时集成了PLL和DLL。PLL和DLL可以通过IP核生成的工具方便地进行管理和配置。DLL的结构如图15所示。图15典型的DLL模块示意图典型的DLL模块示意图7内嵌专用硬核内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（HARDCORE），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十GBPS的收发速度。XILINX公司的高端产品不仅集成了POWERPC系列CPU，还内嵌了DSPCORE模块，其相应的系统级设计工具是EDK和PLATFORMSTUDIO，并依此提出了片上系统（SYSTEMONCHIP）的概念。通过POWERPC、MIROBLAZE、PICOBLAZE等平台，能够开发标准的DSP处理器及其相关应用，达到SOC的开发目的。13FPGA的基本特点FPGA的基本特点1）采用FPGA设计ASIC电路专用集成电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和IO引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。85FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA配置模式FPGA有多种配置模式并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。例如，领先FPGA厂商XILINX最近推出的VIRTEX5系列采用65NM工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65NMFPGA独特的设计挑战。不久以前，SYNPLICITY与XILINX宣布成立超大容量时序收敛联合工作小组，旨在最大程度地帮助系统设计工程师以更快、更高效的方式应用65NMFPGA器件。设计软件供应商MAGMA推出的综合工具BLASTFPGA能帮助建立优化的布局，加快时序的收敛。最近FPGA的配置方式已经多元化9第二章FPGA工作原理FPGA工作原理FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。21查找表（LOOKUPTABLE的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA如ALTERA的ACEX,APEX系列,XILINX的SPARTAN,VIRTEX系列等。查找表（LOOKUPTABLE简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16X1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下面是一个4输入与门的例子，实际逻辑电路LUT的实现方式A,B,C,D输入逻辑输出地址RAM中存储的内容0000000000000100001000111111111110一基于查找表（LUT的FPGA的结构我们看一看XILINXSPARTANII的内部结构，如下图XILINXSPARTANII芯片内部结构SLICES结构SPARTANII主要包括CLBS，I/O块，RAM块和可编程连线（未表示出）。在SPARTANII中，一个CLB包括2个SLICES,每个SLICES包括两个LUT，两个触发器和相关逻辑。SLICES可以看成是SPARTANII实现逻辑的最基本结构XILINX其他系列，如SPARTANXL,VIRTEX的结构与此稍有不11同，具体请参阅数据手册）ALTERA的FLEX/ACEX等芯片的结构如下图ALTERAFLEX/ACEX芯片的内部结构逻辑单元（LE）内部结构12FLEX/ACEX的结构主要包括LAB，I/O块，RAM块（未表示出）和可编程行/列连线。在FLEX/ACEX中，一个LAB包括8个逻辑单元（LE）,每个LE包括一个LUT，一个触发器和相关的相关逻辑。LE是FLEX/ACEX芯片实现逻辑的最基本结构ALTERA其他系列，如APEX的结构与此基本相同，具体请参阅数据手册）二查找表结构的FPGA逻辑实现原理我们还是以这个电路的为例A,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。该电路中D触发器是直接利用LUT后面D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果输出到芯片管脚。这样PLD就完成了图3所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或FLASH工艺，对这种FPGA，就不需要外加专用的配置芯片。第三章PS2键盘通信31PS2背景PS2背景13PS/2接口是目前最常见的鼠标接口，最初是IBM公司的专利，俗称“小口”。这是一种鼠标和键盘的专用接口，是一种6针的圆型接口。但鼠标只使用其中的4针传输数据和供电，其余2个为空脚。PS/2接口的传输速率比COM接口稍快一些，而且是ATX主板的标准接口，是目前应用最为广泛的鼠标接口之一，但仍然不能使高档鼠标完全发挥其性能，而且不支持热插拔。在BTX主板规范中，这也是即将被淘汰掉的接口。需要注意的是，在连接PS/2接口鼠标时不能错误地插入键盘PS/2接口（当然，也不能把PS/2键盘插入鼠标PS/2接口）。一般情况下，符合PC99规范的主板，其鼠标的接口为绿色、键盘的接口为紫色，另外也可以从PS/2接口的相对位置来判断靠近主板PCB的是键盘接口，其上方的是鼠标接口。PS2设备有主从之分，主设备采用FEMALE插座，从设备采用MALE插头，现在广泛实用的PS2键盘鼠标均在从设备方式下工作。PS2接口的时钟与数据线都是集电极开路结构。主从设备之间数据通信采用双向同步串行方式传输，时钟信号由从设备产生。A从设备到主设备的通信当从设备向主设备发送数据时，首先检查时钟线，以确认时钟线是否为高电平。如果是高电平，从设备就可以开始传输数据；反之，从设备要等待获得总线的控制权，才能开始传输数据。传输的每一帧由11位组成，发送时序及每一位的含义如图2所示。14每一帧数据中开始位总是为0，数据校验采用奇校验方式，停止位始终为1。从设备到主设备通信时，从设备总是在时钟线为高时改变数据线状态，主设备在时钟下降沿读入数据线状态。如表1所示32PS2键盘通信目前，键盘有许多种，PS2键盘是当今PC机最常用的种类，这里仅涉及最常用的键盘，也就是6引脚发送数据的键盘。键盘通信时需要四根连接线电源线、地线、时钟线CLK、数据线DATA。DATA和CLK是可双向通信的I/O线，也就是说，通过这两根线，即可以把主机的数据发送到PS2设备，又可以把设备的数据发向主机。在无键按下时，DATA和CLK一直处于高电平状态。但有键按下时，键盘先检查CLK，看它是否处于处于高电平，如果是处在低电平，说明主机无空闲接受数据，这时键盘将会把数据放在自己的缓冲区，直到CLK重新被拉高。键盘CLK首先产生下降沿，这时已在数据线上产生信号，如起始位总是为0，之后每一个时钟周期时钟电平为高时数据线上加将要输出的电平，在时钟的下降沿它将被主机读取。33原理扫描是从屏幕的左上方开始的，从左到右、从上到下地进行扫描。每扫描完一行，电子束就会回到屏幕左边下一行的起始位置。在这期间，CRT对电子束进行消隐。每行结束时，用行同步信号进行行同步。扫描完所有行后，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一次的扫描。15PS2键盘控制模型电子琴顶层电路的设计如图所示，该图是电子琴顶层设计电路。按实现功能电路主要分成这几个模块1锁相环、用宏模块搭建的22位23位24位计数器、用VERILOG写的时钟分频模块FDIV1提供25MHZ的时钟信号驱动VGA显示2与24位计数器结合提供1HZ给数字时钟用以计时3与23位计数器结合提供2MHZ给CNT138T与ROM_QUPU以控制节奏4与22位计数器结合提供4MHZ给CNT10B以控制RAM的地址5与FDIV结合提供1MHZ给SPEAK2模块PS2_2PS2通信模块，将键盘输出码转换为ASCII码，只处理字16母3二进制编码器CODE3根据键盘码的ASCII码，用VERILOG写高、中、低三个音阶的分别对应的键盘字母代码，与F_CODE模块相对应，以此来扩大音域4模块F_CODE1模块F_CODE的功能首先是为模块SPKER提供决定所发音符的分频预置数，而此数在SPKER输入口停留的时间即为此音符的节拍长度。2同时，F_CODE把CODE3中音符的代码转化为音符频率所对应的数值3与模块DECL7S结合显示音符4H30显示0,1,2表示高、中、低三个音阶5模块DECL7S7段译码显示模块,在数码管上显示1,2,3,4,5,6,7音符6模块RAM与模块CNT10B结合记录弹奏的乐曲7模块ROM与模块CNT138B结合可自动播放储存的音乐8模块SHIZHONG可记录弹奏时间9）模块VGA显示按键的位置，当音乐响时同步显示对应的音的键盘位置10）模块SPEAK输出每一个音符的音调11）模块MUX21选择播放中的音乐或中的储存音乐第四章PS2键盘控制电子琴（VHDL）41PS2键盘控制电子琴程序共分为DIV1、DIV2分频模块，PS2键盘控制模块，MUSIC发音模块，TONE音符分频模块，SPK发声模块。LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLUNCOMMENTTHEFOLLOWINGLIBRARYDECLARATIONIF17INSTANTIATINGANYXILINXPRIMITIVESINTHISCODELIBRARYUNISIMUSEUNISIMVCOMPONENTSALLENTITYDIV1ISPORTCLK_50MHZINSTD_LOGIC输入时钟为50MHZC0OUTSTD_LOGICC1OUTSTD_LOGICENDDIV1ARCHITECTUREARTOFDIV1ISBEGIND1PROCESSCLK_50MHZ工作进程开始,将50MHZ时钟50分频,1MHZVARIABLECOUNT6INTEGERRANGE0TO50BEGINIFCLK_50MHZEVENTANDCLK_50MHZ1THENCOUNT6COUNT61IFCOUNT625THENC00ELSIFPS2CLKFALL1THENIFQ00THENQINDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2NULLENDCASEELSEINDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2INDEX2TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE1TONE12047CODE1“0000000“HIGH1“000“ENDCASEENDPROCESSENDARTLIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLUNCOMMENTTHEFOLLOWINGLIBRARYDECLARATIONIFINSTANTIATINGANYXILINXPRIMITIVESINTHISCODELIBRARYUNISIMUSEUNISIMVCOMPONENTSALLENTITYSPEAKERISPORTCLK3INSTD_LOGIC05MHZ时钟信号TONE2ININTEGERRANGE0TO2047音符分频系数SPKOUTSTD_LOGIC驱动扬声器的音频信号ENDSPEAKERARCHITECTUREARTOFSPEAKERISSIGNALFULLCLKSTD_LOGICBEGIN27S1ROCESSCLK3,TONE2VARIABLECOUNT4INTEGERRANGE0TO2047定义变量频率计数器2047HZBEGINIFCLK3EVENTANDCLK31THENCLK3脉冲上升沿触发IFCOUNT4TONE2THEN若计数器11值小于音符信1COUNT4COUNT41FULLCLK1计数器加1，音频信号为1ELSECOUNT40FULLCLK0ENDIFENDIFENDPROCESSS2ROCESSFULLCLK音频信号输出进程开始VARIABLECOUNT5STD_LOGIC0定义变量计数器2，初值0BEGINIFFULLCLKEVENTANDFULLCLK1THEN音频信号输出上升沿有效时COUNT5NOTCOUNT5IFCOUNT51THENSPK1ELSESPK0ENDIFENDIFENDPROCESS28结论1通过本次设计，我们学到了一些东西（1）加深了对VHDL语言的运用的规则的认识和使用，同时编程能力相对有所提高。（2）对QUARTUSII软件的操作更加熟练，对EDA技术的应用有了更加深刻的了解。掌握了利用EDA工具的设计平台对硬件产品的开发的方法。（3）对集成电路方面的知识有了更深一层的认识。通过搜集资料和本次设计制作的完成，学会了如何搜集整理资料和应用。为未来的研究学习和工作奠定了基础。（4）我们对VGA显示及PS2通信原理，电子琴原理有了进一步理解，也会写曲谱了，完成了可弹可录可自动播放功能2本次设计的完成，由于时间上的限制和个人能力的不足，我们的作品还是有些不足之处（1）PS2部分不明白为什么放开后按键仍响音乐，红色字体应该如何解释2两首预置音乐的音调不是那么悦耳，特别是美丽的神话中部分曲谱的节奏出现点瑕疵（3）对频率分频不是十分理解（4）对控制RAM地址的计数器的频率为何比RAM的频率小那么多不是很理解（5）PS2，VGA掌握的不够，对电子琴部分原理还是有点不大明白，如节拍控制，为何频率如此等致辞本设计的顺利完成，得益于我们吴康老师平时的教诲，还要特别感谢在这次设计过程中给我们提供了很多的帮助的同学，与他们之间的交流使我们受益匪浅。感谢所有关心、帮助过我们的老师、同学和朋友们。最后还要感谢我们的父母和家人，他们为我们提供了良好的保障使我们能顺利完成学业，他们多年来默默的支持和殷切的希望，是我们不断前进的动力。29参考文献数字电子技术基础潘明潘松著EDA应用技术曾全胜编著30附件1大学本科毕业论文（设计）工作程序工作程序及要求完成时间（一）确定题目和指导教师1学院（系）成立毕业论文（设计）领导小组；2学院（系）向教师（具有讲师以上职称或具有研究生学历的助教）分派指导论文（设计）任务，院（系）公布备选题目一览表；3学院（系）召开指导教师和学生参加的毕业论文（设计）布置大会；4学生根据自己的专业兴趣、学术特长选定论文题目，确定指导教师，也可与指导教师协商后确定论文题目；5学院（系）将选题结果汇总成表，报教务处实践教学科备案。每学年第一学期第8周前第一阶段（准备阶段）（二）做好论文开题、写作的准备工作1指导教师向学生传达毕业论文（设计）要求及有关管理规定，师生沟通交流课题任务，使学生正确理解课题，为开题做准备；2学生确定论文题目后，应在指导教师的指导下进行文献检索、实习调研以及实验等论文前期准备工作。每学年第一学期第8周以后（三）做好开题报告教研室组织教师指导学生做好开题报告，院（系）检查开题情况，教务处抽查。每学年第二学期第2周前（四）认真进行毕业论文（设计）指导、检查工作。1指导教师做好指导工作，定期检查学生的工作进度和质量，及时解答和处理学生提出的有关问题；2学院（系）要随时了解、检查论文写作进展情况，及时研究协调处理毕业论文写作过程中的有关问题。每学年第二学期第二阶段（开题及写作阶段）（五）毕业论文中期检查教研室组织中期毕业论文检查工作，做好记录，学生须向指导教师汇报工作进度和工作质量，并填写中期检查表。每学年第二学期第8周（六）指导教师评定毕业论文答辩前一周，学生将毕业论文交指导教师，指导教师需认真审阅，写出评语和评分。（七）评阅老师评阅毕业论文学院（系）或教研室安排有关教师，详细评阅每个学生的毕业论文，给出评分。每学年第二学期第1314周（八）组织答辩学院（系）成立答辩委员会，组织答辩小组对学生进行论文答辩，答辩日程安排通知教务处，并做好答辩记录，给出答辩成绩。每学年第二学期第15周前第三阶段（评审答辩阶段）（九）综合评定成绩学院（系）组织专门人员检查评分标准执行情况，进行成绩汇总和统计；毕业论文成绩及时报送教务处。每学年第二学期第15周前要求阶段31（十）毕业论文归档管理学院（系）收集并整理归档毕业论文有关材料，包括鉴定表（2份）、开题报告（1份）、中期检查表（1份）、评分表（1份）、论文（设计）（1份）及相应电子文档，填写本科生毕业论文（设计）工作总结表，一份交教务处实践教学科。每学年第二学期第16周前（十一）校级优秀毕业论文评选每学年第二学期第17周前注1提前或推延进行毕业论文（设计）的，各阶段要求相同，日程自定；2毕业论文（设计）工作三个阶段时间安排，可根据各专业特点适当调整。附件2大学本科毕业论文（设计）撰写规范一、毕业论文（设计）文本结构毕业论文（设计）主要由8个部分组成封面；目录；题目；中外文摘要；正文；参考文献；谢辞；附录。二、毕业论文（设计）各部分规范1封面封面按学校规定的格式填写，包括论文（设计）题目、作者姓名、指导教师姓名、学科专业等内容。2目录目录由毕业论文（设计）各部分内容的顺序号、名称和页码组成，目次中的内容一般列出二级标题即可。目录应该用“”连接名称与页码。3题目论文（设计）题目要恰当、简明、凝练，能够反映论文的主题及其内容，做到文、题贴切。题目中不使用非规范的缩略词、符号、代号和公式，通常不采用问话的方式。题目所使用的词语应当考虑到有助于选择关键词和编制题录、索引等。题目的中文字数一般不超过20个字，外文题目不超过10个实词，中外文标题应一致，居中编排格式。4中外文摘要及关键词摘要是对毕业论文（设计）内容不加注释和评论的简短陈述。摘要主要是说明研究工作的目的、方法、结果和结论。摘要应具有独立性和自含性，即不阅读全文，就能获得毕业论文（设计）必要的信息，使读者确定有无必要阅读全文。摘要中应用第三人称的方法记述论文的性质和主题，不使用“本文”、32“作者”等作为主语，应采用“对进行了研究”、“报告了现状”、“进行了调查”等表达方式。排除在本学科领域已成为常识的内容，不得重复题目中已有的信息。语句要合乎逻辑关系，尽量同正文的文体保持一致。结构要严谨，表达要简明，语义要确切，一般不再分段落。对某些缩略语、简称、代号等，除了相邻专业的读者也能清楚理解的以外，在首次出现处必须加以说明。摘要中通常不用图表、化学结构式以及非公知公用的符号和术语。毕业论文（设计）的摘要包含中文摘要和外文摘要。中文摘要字数约为200300字，外文摘要约为200300个实词。关键词（KEYWORDS）是为了文献标引，从汉语主题词表或论文中选取出来，用以表示全文主题内容信息的词语或术语。关键词不宜用非通用的代号和分子式。关键词一般为36个。关键词的排序，通常应按研究的对象、性质（问题）和采取的手段排序。中文关键词两词之间应留出一个汉字的空间，不加任何标点符号；外文关键词之间用分号隔开。5正文毕业论文（设计）的正文包括前言（引言）、正文、结论三个部分。外语类专业毕业生必须用所学专业外语撰写。毕业论文（设计）的篇幅一般6000字左右。1前言（引言）前言（引言）主要说明研究工作的目的、范围，对前人的研究状况进行评述分析，阐明研究设想、研究方法、实验设计、预期结果、成果的意义等。2正文正文是对研究工作与研究内容的详细表述，一般由标题、文字、表格或公式等部分组成。该部分要运用选定的研究方法分析问题、论证观点，尽量反映出研究能力和学术水平。正文是毕业论文（设计）的核心部分，占据主要篇幅。正文是论文的主体，要求观点清晰、论点正确、论据可靠、论证严密、层次清楚。正文中的图表和计量单位要规范。图须有序号、图题、图例、量和单位，33图序号须用阿拉伯数字，与图题空1格，写在图下方；表格采用3线表，表头线和表尾线为粗黑线，表两边不要串写文字，表序号须用阿拉伯数字，与标题空1格，写在表上方；一律使用法定计量单位。3结论结论是对整个研究工作进行归纳和总结。结论应当准确、完整、明确、精练。如不可能导出应有的结论，也可以没有结论而进行必要的讨论，阐述本课题研究中存在的问题及进一步开展研究的建议。6谢辞（致谢）谢辞（致谢）是对给予各类资助、指导和协助完成科研工作，以及提供各种条件的单位和个人表示的感谢。谢辞应实事求是。7参考文献文后参考文献，是论文的重要组成部分，按顺序和规定的格式列在正文之后。所列出的文献，应当是作者亲自阅读或引用过的，出处要翔实，要进行核实查对。所引用的文献应是公开出版的刊物或著作，内部刊物一般不引用。正文中参考文献的标注方法，是在引用文字（即所引用的词组、句子、段落等）结束处的右上角标出参考文献序号。全文参考文献的序号要按照从小到大的次序排列，某一文献多次引用时，要用同一序号标出。文后参考文献的编写方式，是依正文中参考文献序号的次序排列所有的参考文献，且一个参考文献只能出现一次。8附录凡不宜收入正文中而又有价值的内容，可编入毕业论文的附录中。附录内容主要包括正文中所使用公式的推导与证明过程；使用的主要符号、单位、缩写、程序全文及其说明等；在正文中无法列出的实验数据；重复性数据图表；调查问卷等。34（顶头空2行）目录（4号黑体，居中）摘要1关键词1ABSTRACT1KEYWORDS1引言（或绪论）11材料与方法Y11材料Y12方法Y121Y122Y123Y124Y2Y21Y3Y（略）X（正文第X章）Y致谢Y参考文献Y附录A（必要时）Y附录B（必要时）Y图1（必要时）Y图2（必要时）Y表1（必要时）Y表2（必要时）Y注1目次中的内容一般列出“章”、“节”、“条”三级标题即可；附件3大学本科毕业论文（格式）格式（理科）（说明本表供理工科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方天头和左侧订口分别留边25MM，下方地脚和右侧切口应分别留边20MM，装订线5MM，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，行距为单倍行距；一级标题段前段后为05行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框）352X、Y表示具体的阿拉伯数字；36毕业论文（设计）题目（3号黑体）专业学生学生姓名指导教师指导教师姓名（小四仿宋体）摘要（200300字，五号宋体）关键词（35个，五号宋体）TITLE（3号TIMESNEWROMAR）STUDENTMAJORINGINNAMETUTORNAME（小四TIMESNEWROMAR）ABSTRACT（五号TIMESNEWROMAR，200300个实词）KEYWORDS；（35实词个，五号TIMESNEWROMAR）引言（小四宋体）。1材料与方法（仿宋体四号）11（黑体小四号）（小四宋体）。111（仿宋体小四号）（小四宋体）。112（仿宋体小四号）（小四宋体）37。12（黑体小四号）2结果与分析（仿宋体四号）21（黑体小四号）（小四宋体）。211（仿宋体小四号）（小四宋体）。212（仿宋体小四号）（小四宋体）。22（黑体小四号）3讨论（仿宋体四号）31（黑体小四号）（小四宋体）。32（黑体小四号）致谢（小四宋体）参考文献1作者姓名，作者姓名参考文献题目J期刊或杂志等名称，年份，卷期数页码2刘凡丰美国研究型大学本科教育改革透视J高等教育研究，2003，511819没有卷的就直接写2003（1）（本条为期刊杂志著录格式）3谭丙煜怎样撰写科学论文M2版沈阳辽宁人民出版社，198256（本条为中文图书著录格式）4作者姓名参考文献题目D南京南京农业大学，2002页码（本条为硕士、博士论文著录格式）5作者姓名参考文献题目N人民日报，20050612（本条为报纸著录格式）6作者姓名参考文献题目C/作者姓名论文集名称城市出版单位（社），年代页码（本条为论文集著录格式）387外国作者姓名参考文献题目M译者（名字），译城市出版单位，年代页码（本条为原著翻译中文的著录格式，多个译者可写为，等译）外文文献著录格式参照中文的五号TIMESNEWROMAR。注由于网站资料权威性不确定，且目前中国期刊网和电子图书资源很丰富，故网站资料不得作为毕业论文（设计）的参考文献文献类型标志说明普通图书M，会议记录C，汇编G，报纸N，期刊J，学位论文D，报告R，标准S，专利P，数据库DB，计算机程序CP。论文中图的具体要求为主线粗于辅线座标线图题，小5黑句末无标点标值线座标上的刻度线一律在图的内侧图例一律在图题的上方或在图中，6宋图注一律在图题的下方，6宋标目座标的文字说明及图内文字，6宋图版照片说明在图题之下，6宋，文字一般接排，如A麦穗形态；B花原基论文中表格的具体要求为表题小5黑，居中句末无标点表内容6宋数字一般以小数点位数对齐，数值后表示差异显著性的字母右肩上标表注6宋，各注之间用“；”隔开39（顶头空2行）目录（4号黑体，居中）摘要1关键词1ABSTRACT1KEYWORDS1引言（或绪论）1一、Y（一）Y1Y（1）Y（2）Y（3）Y2Y3Y（二）Y1Y二、Y（略）X（正文第X章）Y致谢Y参考文献Y附录A（必要时）Y附录B（必要时）Y图1（必要时）Y图2（必要时）Y表1（必要时）Y表2（必要时）Y附件4大学本科毕业论文（格式）格式（文科）（说明本表供文科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方天头和左侧订口分别留边25MM，下方地脚和右侧切口应分别留边20MM，装订线5MM，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，首行缩进2个字符，行距为单倍行距；一级标题段前段后为05行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框）40注1目次中的内容一般列出“章”、“节”、“条”三级标题即可；2X、Y表示具体的数字；毕业论文（设计）题目（3号黑体）专业学生学生姓名指导教师指导教师姓名（小四仿宋体）摘要（200300字，五号楷体）关键词（35个，五号楷体）TITLE（3号TIMESNEWROMAR）STUDENTMAJORINGINNAMETUTORNAME（小四TIMESNEWROMAR）ABSTRACT（五号TIMESNEWROMAR，200300个实词）KEYWORDS；（35个实词，五号TIMESNEWROMAR）引言（小四宋体）。一、（楷体四号）（一）（黑体小四号）1（楷体小四号）（宋体小四）。（1）（宋体小四号）（宋体小四）41。（2）（宋体小四号）2（楷体小四号）（二）（黑体小四号）二、（楷体四号）（一）（黑体小四号）1（楷体小四号）（宋体小四）。（1）（宋体小四号）（宋体小四）。（2）（宋体小四号）2（楷体小四号）（二）（黑体小四号）致谢（小四宋体）参考文献1作者姓名，作者姓名参考文献题目J期刊或杂志等名称，年份，卷期数页码2刘凡丰美国研究型大学本科教育改革透视J高等教育研究，2003，511819没有卷的就直接写2003（1）（本条为期刊杂志著录格式）3谭丙煜怎样撰写科学论文M2版沈阳辽宁人民出版社，198256（本条为中文图书著录格式）4作者姓名参考文献题目D南京南京农业大学，2002页码（本条为硕士、博士论文著录格式）5作者姓名参考文献题目N人民日报，20050612（本条为报纸著录格式）6作者姓名参考文献题目C/作者姓名论文集名称城市出版单位（社），年代页码（本条为论文集著录格式）7外国作者姓名参考文献题目M译者（名字），译城市出版单位，年代页码（本条为原著翻译中文的著录格式，多个译者可写为，等译）注由于网站资料随意性、权威性不确定，且目前中国期刊网和电子图书资源很丰富，故网站资料不得作为毕业论文（设计）的参考文献42外文文献著录格式参照中文的五号TIMESNEWROMAR。文献类型标志说明普通图书M，会议记录C，汇编G，报纸N，期刊J，学位论文D，报告R，标准S，专利P，数据库DB，计算机程序CP。论文中图的具体要求为主线粗于辅线座标线图题，小5黑句末无标点标值线座标上的刻度线一律在图的内侧图例一律在图题的上方或在图中，6宋图注一律在图题的下方，6宋标目座标的文字说明及图内文字，6宋图版照片说明在图题之下，6宋，文字一般接排，如A麦穗形态；B花原基论文中表格的具体要求为表题小5黑，居中句末无标点表内容6宋数字一般以小数点位数对齐，数值后表示差异显著性的字母右肩上标表注6宋，各注之间用“；”隔开43附件5毕业论文（设计）封面本科生毕业论文（设计）题目姓名学号院系专业指导教师职称年月日大学教务处制附件6大学本科毕业论文（设计）开题报告44毕业论文（设计）题目题目类型题目来源院（系）专业指导教师职称姓名年级学号一、立题依据国内外研究进展或选题背景、研究意义等二、研究的主要内容及预期目标45三、研究方案（思路）四、论文进度安排五、主要参考文献六、指导教师意见指导教师签名年月日46七、院（系）审核意见负责人签名（院系公章）年月日注1题目类型理论、实验、应用、综合；2题目来源指导教师拟定、自选、其它；3此表可打印。附件7大学本科毕业论文（设计）中期检查表毕业论文（设计）题目学生姓名学号院系指导教师教师职称专业计划完成时间已完成的工作未完成的工作学生签名年月日47指导教师评议（指出优点和不足）指导教师签名年月日院（系）意见负责人签字年月日附件8大学本科生毕业论文（设计）评分表院系专业学号姓名论文题目评分人评价内容满分得分1对待毕业论文（设计）的态度152观察、收集、整理、查阅资料及运用水平253独立工作能力、动手能力和分析解决问题的能力30指导教师4论文的创新性与写作质量30合计100是否同意答辩指导教师签字年月日评分人评价内容满分得分1论文选题的价值与合理性152论文的难度、工作量大小和创新性303论证过程的合理性与结果的正确性25评阅教师4文字表达水平、文章的逻辑性与写作规范30合计100是否同意答辩评阅教师签字年月日评分人评价内容满分得分答辩小组1内容的科学性、创新性或应用性35482论文写作水平及知识掌握程度253语言表达能力、逻辑思维能力、回答问题的正确性40合计100答辩是否通过答辩小组组长签字年月日指导教师评定成绩（40）论文评阅成绩（30）论文答辩成绩（30）总成绩评定成绩论文等级院（系）毕业论文领导小组负责人签字（院系公章）年月日注论文等级与百分制的对应关系优秀（90100），良好（8089），中等（7079），及格（6069），不及格（60分以下）。附件9本科生毕业论文（设计）鉴定