VHDL课程设计报告csm

湖南科技大学信息与电气工程学院课程设计报告题目VHDL硬件描述语言课程设计专业电子信息工程班级一班姓名尹标学号1304030114指导教师邱政权、罗朝辉2016年1月15日信息与电气工程学院课程设计任务书20152016学年第1学期专业电子信息工程学号1304030213姓名陈善民课程设计名称VHDL硬件描述语言课程设计设计题目五人多数表决器、智能函数发生器完成期限自2016年1月12日至2016年1月15日共1周设计依据、要求及主要内容（可另加附页）1五人多数表决器五人多数表决逻辑多数通过；在主持人控制下，10秒内表决有效；用数码管显示表决10秒倒计时；表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式通过，不通过；设主持人控制键，复位键控制键启动表决；2智能函数发生器设计一个智能函数发生器，能够以稳定的频率产生三角波、梯形波、正弦波和方波，并可选择不同的波形输出，且具有复位功能。指导教师（签字）批准日期年月日摘要VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。这次课程设计以EDA、VHDL为核心语音，以MAXPLUSII为硬件仿真软件设计多数五人表决器、智能函数发生器。关键词EDA；VHDL；MAXPLUSII；目录1设计目的12设计内容13电路工作原理131五人表决器工作原理132智能函数发生器工作原理14主要程序和仿真结果141五人表决器设计与仿真结果142智能函数发生器设计与仿真结果15心得体会1参考文献11设计目的本设计的任务是熟悉支持VHDL语言的软件，例如QUARTUSII,MAXPLUS2，ISP，FOUNDATION等，利用这一类软件使用VHDL语言进行设计。由于VHDL语言是一门硬件语言，为电子，通信等专业的必备知识，与数字电路等课程联系精密，且在当今蓬勃发展的EDA技术中具有重要意义，是一个使学生将所学知识与实践应用联系起来的一条纽带。对学生将专业基础课知识与计算机应用技术结合，以及今后毕业设计和毕业后从事相关研发工作都有很大帮助。为了使设计达到应有的效果，使学生充分掌握相应的软件操作使用，VHDL语言编程，数字逻辑电路设计的方法和思路，鼓励学生独立思考，自主研究。本课程设计要求达到如下目的1使学生熟练掌握相关软件的使用，操作。能对VHDL语言程序进行编译，调试，以及通过计算机仿真，得到正确的仿真波形图，并根据所得仿真波形图分析判断并改进所设计的电路。2在成功掌握软件操作基础上，让学生将所数字电路的基础课知识与VHDL语言的应用型知识结合起来并与实际设计，操作联系起来，即“理论联系实际”。要求学生自主设计电路，编写程序，鼓励新思路，新方法，新观点。3深入了解VHDL语言的作用与价值，对用硬件语言设计一个电路系统开始具备一个较完整的思路与较专业的经验。对EDA技术有初步的认识，并开始对EDA技术的开发创新有初步的理解。踏实的完成此次课程设计的教学将为学生进一步深入了解电子产业的发展与内容，积极投身于工程技术的开发与研究特别是EDA技术的发展奠定一定的基础。2设计内容1五人多数表决器五人多数表决逻辑多数通过；在主持人控制下，10秒内表决有效；用数码管显示表决10秒倒计时；表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式通过，不通过；设主持人控制键，复位键控制键启动表决；2智能函数发生器设计一个智能函数发生器，能够以稳定的频率产生三角波、梯形波、正弦波和方波，并可选择不同的波形输出，且具有复位功能。3电路工作原理31五人多数表决器工作原理在脉冲作用下，使用减法计数器，在初值为10秒的时候，主持人按控制键启动表决后，开始计时。每来一个脉冲计数器就减少1。一直这样下去，直到计数器变为0。计数器为0时投票无效。最后统计投票人数通过同意人数决定表决结果，当投票人不小于3人时，投票通过。在主持人按下复位键时，计数回到10，重新进行减法计数器。直到为0电路原理图32智能函数发生器工作原理智能函数发生器可由递增斜波产生模块（ICRS）、递减斜波产生模块（DERS）、三角波产生模块（DELTA）、阶梯波产生模块（LADDER）和输出波形选择模块CH61A组成，总体框图如图31所示。图中输出Q接在D/A转换的数据端，在D/A转换器的输出端即可得到各种不同的函数波形。4主要程序和仿真结果41五人多数表决器设计与仿真结果当处于复位状态时，外界的输入对结果没有影响。故时间仍为10秒，输出统计人数为0。仿真波形如下图所示非复位状态下，主持人按下开始键。表决开始。在没有人投票的情况下。时间变为0。表决结束。仿真波形如下图所示非复位状态下，主持人按下开始键。表决开始。在规定时间内只有两人赞同，仿真波形如下图所示非复位状态下，主持人按下开始键。表决开始。在规定时间内只有三人赞同，仿真波形如下图所示非复位状态下，主持人按下开始键。表决开始。在规定时间内只有四人赞同，仿真波形如下图所示。42智能函数发生器设计与仿真结果三角波梯形波正弦波方波5心得体会本次的实验是VHDL硬件描述语言课程设计，它在人类生活中扮演了一个越来越重要的作用，所以本次的我选的题是五人多数表决器和智能函数发生器设计，紧扣实际，与生活接轨，也便于自己加强对VHDL的了解，通过这次的实验，感觉到了科学事业的伟大，可以为人类解决这么重要的生活问题。，但是只是限制于书本理论，并没有与现实联系起来，经过本次的实验，慢慢把书本上的理论知识搬移到实验操作中，第一次直接感受到这些元器件的魅力与强大，虽然是一个相对于比较简单的实验，但是让我燃起了对科学的无尽的憧憬与向往，还有一点就是，编程，这个头疼的问题，每一步都不能出错，任何一点小错都是一个致命的错误，都要重来，每次不懂时，都翻阅书籍，吃透每一条语句与指令，编完后，进行仿真，当看到仿真与自己设想的一样频闪时，心里燃起无尽的喜悦。综上所诉，我们作为基本理论知识的学习者，不能只局限于书本知识，要脚踏实地，将知识最后落到实际生活中，为人类做出一些实际贡献。最后谢谢老师们的辛勤教导和同学的帮助了。参考文献1赵辉基于EDA技术的数字系统设计J电子设计工程,2012,20234372臧明相,李园园,郭瑞刚智能复用EDA设计信息及调试文档自动生成技术J计算机工程与设计,2011,323111911223朱晓红基于EDA技术的数字钟设计与实现J电子设计工程,2011,1941701724周永亮,王军民,薛良玉,胡文宝基于CPLD的时间信号精确同步研究J石