基于FPGA的数字频率计资料说明书

02013年全国大学生电子设计竞赛基于FPGA数字频率计（F题）【134103组】2013年9月6日1摘要EDA技术的发展，改变了传统的电子设计方法。FPGA等大规模可编程逻辑器件的广泛应用，使电子设计变得和软件编程一样方便快捷。电子设计技术的进步，也改变了传统频率计的设计方法。常用的频率测量方法既有模拟的利用电路频率特性测量频率的方法，又有利用脉冲计数测量频率的数字方法。随着数字电路技术的发展，以脉冲计数法为基础衍生出各种改进型的数字测频方法，在测量精度、测量响应的快速性等方面都有了很大提高。本文分析了直接测频法和周期测频法的测量原理，说明了这两种测频方法产生士1个计数误差的原因。并给出了设计总体方案,还对频率计的附件模块进行了硬件设计，使频率计成为一个完整的频率测量系统。关键词数字频率计,频率测量,EDA,FPGA,VERILOGHDL语言2ABSTRACTTHEDEVELOPMENTOFEDATECHNOLOGY,CHANGEDTHETRADITIONALMETHODOFELECTRONICDESIGNFPGA,SUCHASTHEWIDEAPPLICATIONOFLARGESCALEPROGRAMMABLELOGICDEVICES,MAKEELECTRONICDESIGNANDSOFTWAREPROGRAMMINGASCONVENIENTANDQUICKTHEPROGRESSOFELECTRONICDESIGNTECHNOLOGY,HASCHANGEDTHETRADITIONALDESIGNMETHODOFFREQUENCYMETERCOMMONLYUSEDFREQUENCYMEASUREMENTMETHODBOTHSIMULATEDUSINGCIRCUITFREQUENCYCHARACTERISTICS,THEMETHODOFMEASURINGFREQUENCYANDUSINGTHEMETHODOFDIGITALPULSECOUNTINGMEASURINGFREQUENCYALONGWITHTHEDEVELOPMENTOFTHEDIGITALCIRCUITTECHNOLOGY,BASEDONPULSECOUNTINGMETHODDERIVEDFROMAVARIETYOFADVANCEDDIGITALFREQUENCYMEASUREMENTMETHOD,THEMEASURINGACCURACYANDRAPIDITYOFRESPONSE,ETCHAVEGREATLYIMPROVEDTHISPAPERANALYZESTHEDIRECTFREQUENCYMEASUREMENTMETHODANDPRINCIPLEOFMEASUREMENTOFTHECYCLEFREQUENCYMEASURINGMETHOD,ILLUSTRATESTHETWOMETHODSOFMEASURINGFREQUENCYAND1COUNTINGERRORCAUSESANDPRESENTSTHEOVERALLSCHEMEDESIGN,ALSOTHEHARDWAREDESIGNOFFREQUENCYMETERACCESSORIESMODULES,MAKEFREQUENCYMETERACOMPLETEFREQUENCYMEASUREMENTSYSTEMKEYWORDSDIGITALFREQUENCYMETER,FREQUENCYMEASUREMENT,EDAANDFPGA,VERILOGHDLLANGUAGE3目录第1节引言211数字频率计概述212频率测量仪的设计思路与频率的计算213基本设计原理3第2节数字频率计（低频）的硬件结构设计421系统硬件的构成422系统工作原理图423AT89C51单片机及其引脚说明524信号调理及放大整形模块725时基信号产生电路726显示模块8第3节软件设计1231定时计数1232量程转换1233BCD转换1234LCD显示12第4节结束语13参考文献14附录汇编源程序代码154基于FPGA数字频率计（F题）【134103组】引言测量频率是电子测量技术中最常见的测量之一，不少物理量的测量，如时间、速度等都涉及到或本身可转化为频率的测量。目前市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲，而在实际工程中，并不是对所有信号的频率测量都要求达到非常高的精度，所以，采用低成本的数字频率计来实现该方案非常合适。1频率计的总体设计方案数字频率计分别由FPGA控制模块、时钟模块、信号整形模块、电源电路。由FPGA器件完成测频、显示控制等核心数字电路的功能。频率计的总体设计方案如图41所示图1频率计的总体设计方案频率测量部分采用多周期同步测频法，该方法实现了频率的等精度测量，测量精度只和基准频率信号的频率、精度以及闸门开启时间有关，和被测信号的频率无关，可实现宽范围的等精度频率测量，频率测量部分的被测信号来自5于信号整形模块，因为所有的脉冲计数测频法只能接收脉冲信号，所以被测信号必须经过整形，形成和被测信号同频的脉冲信号。频率测量部分的基准频率时钟信号由“基准频率时钟信号模块”产生。闸门信号发生器产生预置闸门信号，因为是编程实现，所有该闸门信号的开启时长可通过编程修改。运算器通过公式计算被测信号的频率值，CXFNF运算器的运算包括乘法和除法两种运算。显示控制部分包括BCD码转换器、译码锁存器两个子模块。运算器得到的频率值是二进制形式的，要以十进制的形式显示出来，必须经过BCD码转换器，按照BCD码的形式转换为十进制。频率计的显示部分使用7段数码管，所以译码、锁存器需完成BCD码的显示译码，并且还要有译码所存功能。11方案的论证与选择11数字频率计概述数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。本数字频率计将采用定时、计数的方法测量频率，采用一个1602LCD显示器显示。测量范围从1HZ10MHZ的正弦波、方波、矩形波，闸门时间为1S。并用FPGA实现自动测量功能。基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、矩形波的频率进行自动的测量。12数字频率计的设计思路与频率的计算6数字频率计的设计思路主要是对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期个数，进而测量出该信号频率的大小，其原理如右图1所示。若被测量信号的周期为，分频数M1，分频后信号的周期为T，则TM1TX。由图可知TNTO（注TO为标准信号的周期，所以T为分频后信号的周期，则可以算出被测量信号的频率F。）13等精度测频原理分析131等精度测频原理基于传统测频原理频率计的测量精度随被测量信号频率的下降而下降，在实用中有较大的局限性，等精度测频的方法是在直接测频方法的基础上发展起来的，它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生的个字的误差，并在达到了整个测试频1段的等精度测量，其测频原理如下图所示图3等精度测频时序图在测量过程中，有两个计数器分别对标准信号和被测信号同事计数，首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数，然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束，完成一次检测过程，可以看出，实际闸门时间T与预置闸门时间T1并不是严格相等的，但差值不超过被测信号的一个周期。132误差分析图2频率测量原理图7设在一次实际闸门时间T中的计数器对被测信号的计数值为N，标准信号的频率为F，则被测信号的频率为SXXFNF（1）由式（1）可知，若忽略标频的误差，则等精度测频可能产生的相对误差SF10XEF（2）其中为被测信号频率的准确值，在测量中，由于计数的起停时间都是由XEFXF该信号的上升沿触发的，在闸门时间T内对的计数无误差（）；XFNXTT对的计数最多相差一个数的误差，即，其测量的频率为XFN1SSXXEFNF（3）将式（1）和（3）代入（2），并整理得SSTFN1（4）由上式可以看出，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号的频率有关，即实现了整个测试频段的等精度测量，闸门时间越长，标准频率越高测频的相对误差就越小，标准频率可由稳定度好、精度高的高频率晶体振荡器产生，以保证测量精度不变的前提下，提高标准信号的频率，可是闸门时间缩短，即提高测试速度。8132周期测频法误差及测频范围分析周期测频法的测量误差仍然是来源于计数误差和基准频率信号的误差。周期测频法的测量误差可表示为1CCXFNFF1进一步推倒可得FCFXX（2）可见，被测频率越低，使用的基准频率信号的频率关越高，周期测频法XF的相对误差越小，测量的精度越高。同样考虑K位二进制计数器的最大计XF数值有，即12MAXNCTNMAXAXFX（3）同时还要求基准频率信号的频率不大于计数脉冲频率最大允许值为，即CFMAXFMAXFC（4）为了满足相对误差小于精度，还应满足XFCXFF（5）所以，使用周期测频法时被测信号的频率范围应为CXCFFNMA（6）910第2节数字频率计（低频）的硬件结构设计21系统硬件的构成本频率计的数据采集系统主要元器件是单片机AT89C51，由它完成对待测信号频率的计数和结果显示等功能，外部还要有分频器、显示器等器件。可分为以下几个模块放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。各模块关系图如图2所示图2数字频率计功能模块22系统工作原理图该系统工作的总原理图如图3所示显示时基电路倍频锁相放大整形单片机被测信号11图3数字频率计系统工作原理图23FPGA及其各个模块说明FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输入输出模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（161RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。每个模块的功能如下1可编程输入输出单元（IOB）可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图12所示。FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2GBPS的数据速率。外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（HOLDTIME）的要求可以降低，通常默认为0。为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（BANK），每个BANK的接口标准由其接口电压VCCO决定，一个BANK只能有一种VCCO，但不同BANK的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。2可配置逻辑块（CLB）CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在XILINX公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的SLICE和附加逻辑构成，每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。SLICE是XILINX公司定义的基本逻辑单位，其12内部结构如图14所示，一个SLICE由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门（XORG）和一个专用与门（MULTAND），一个异或门可以使一个SLICE实现2BIT全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号和函数复用器（MUXC）组成，用于实现快速的算术加减法操作；4输入函数发生器用于实现4输入LUT、分布式RAM或16比特移位寄存器（VIRTEX5系列芯片的SLICE中的两个输入函数为6输入，可以实现6输入LUT或64比特移位寄存器）；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。3数字时钟管理模块（DCM）业内大多数FPGA均提供数字时钟管理（XILINX的全部FPGA均具有这种特性）。XILINX推出最先进的FPGA提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。4嵌入式块RAM（BRAM）大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。除了块RAM，还可以将FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。单片块RAM的容量为18K比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽和深度，但要满足两个原则首先，修改后的容量（位宽深度）不能大于18K比特；其次，位宽最大不能超过36比特。当然，可以将多片块RAM级联起来形成更大的RAM，此时只受限于芯片内块RAM的数量，而不再受上面两条原则约束。5底层内嵌功能单元内嵌功能模块主要指DLL（DELAYLOCKEDLOOP）、PLL（PHASELOCKEDLOOP）、DSP和CPU等软处理核（SOFTCORE）。越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。XILINX公司生产的芯片上集成了DLL，ALTERA公司的芯片集成了PLL，LATTICE公司的新型芯片上同时集成了PLL和DLL。PLL和DLL可以通过IP核生成的工具方便地进行管理和配置136内嵌专用硬核内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（HARDCORE），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十GBPS的收发速度。而在本次设计中，采用FPGA作为主要控制，充分利用其内部资源，并结合放大整形电路，单片机控制的闸门电路以及显示模块。下面还将详细说明。24信号放大整形电路放大整形系统包括衰减器、跟随器、放大器、施密特触发器。它将正弦输入信号VX整形成同频率方波VO,幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。同相输入的运算放大器的放大倍数为（R1R2）/R1，改变R1的大小可以改变放大倍数。系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图4所示图425时基信号产生电路CD4013双上升沿D触发器，引脚及功能见如下图5D4DIODED3DIODED2DIODE23765184U3LM31D1DIODECLR11CLK13D12D212CLK211SET14SET210CLR213Q15Q16Q29Q28GND75V14IC174LS1412J1CON212J2CON2C1105R1RES1R2RES1R3RES1R4RES1R5RES1R6RES1D5ZENER1VC15VVCC15VGNDVC15VVCC15VGNDGNDGND5VGNDVCGND32184U1ALF353567U1BLF35314CD4013由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据置位复位时钟输入和Q及Q非输出。此器件可用作移位寄存器，且通过将Q非输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位或复位线上的高电平完成。图5CD4013芯片引脚用功能图CD406014位二进制串行计数器，引脚及功能见如下图6CD4060由一震荡器和14极二进制串行计数器位组成，震荡器的结构可以是RC或晶振电路。CR为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器CP1非（和CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。图6CD4060芯片引脚用功能图时基信号的产生原理本电路采用32768HZ晶体震荡器，利用CD4060芯片经过14级分频得到2HZ的信号（32768/214），在经过CD4013双D触发器经过二分频得到05HZ的方波，即输出秒脉冲信号使单片机进行计数。15图七秒脉冲产生电路原理图26显示模块1602基本技术1）、主要功能A、40通道点阵LCD驱动B、可选择当作行驱动或列驱动C、输入/输出信号输出,能产生202个LCD驱动波形输入,接受控制器送出的串行数据和控制信号,偏压V1V6D、通过单片机控制将所测的频率信号读数显示出来。2）、技术参数21）极限参数表标准值名称符号MINTYPEMAX单位电路电源VDDVSS0370VLCD驱动电压VDDVEEVDD135VDD03V输入电压VIN03VDD03V静电电压100V工作温度2070C储存温度3080C22）电参数表标准值名称符号测试条件MINTYPEMAX单位输入高电平VIH22VDDV输入低电平VIL0306V输出高电平VOHIOH02MA24VQ121Q132Q143Q64Q55Q76Q47VSS809010111RESET12Q913Q814Q1015VDD16U10000000000CD4060Q11Q12CLOCK13RESET14D15SET16VSS7SET28D29RESET210CLOCK211Q212Q213VDD14U2CD4013C110PY232768GNDVCCVCCC201UR71M/INTO16输出低电平VOLIOL12MA04V工作电流IDDVDD50V20MATA0C49TA25C47液晶驱动电压VDDVEETA50C45V3）、时序特性表标准值项目符号测试条件MINTYPEMAX单位允许时间周期TCYCE1000NS允许脉冲宽度,高电平PWEH450NS允许上升和下降时间TERTEF25NS地址建立时间TAS140NS数据延迟时间TDDR320NS数据建立时间TDSW195NS数据保持时间TH10NSDATAHOLDTIMETDHR20NS地址保持时间TAH51A51B10NS4）、引脚和指令功能41）模块引脚功能表引线号符号名称功能1VSS接地0V2VDD电路电源5V103VEE液晶驱动电压保证VDDVEE455V电压差4RS寄存器选择信号H数据寄存器L指令寄存器5R/W读/写信号H读L写6E片选信号下降沿触发,锁存数据7|14DB0|DB7数据线数据传输42）寄存器选择功能表RSR/W操作00指令寄存器IR写入01忙标志和地址计数器读出10数据寄存器DR写入11数据寄存器读出17（注忙标志为“1“时,表明正在进行内部操作,此时不能输入指令或数据,要等内部操作结束,即忙标志为“0“时。）43）指令功能格式RSR/WDB7DB6DB5DB4DB3DB2DB1DB0共11种指令清除,返回,输入方式设置,显示开关,控制,移位,功能设置,CGRAM地址设置,DDRAM地址设置,读忙标志,写数据到CG/DDRAM,读数据由CG/DDRAM。5）、显示位与DDRAM地址的对应关系显示位序号1234540第一行000102030427DDRAM地址HEX第二行4041424344676）、初始化方法用户所编的显示程序,开始必须进行初始化,否则模块无法正常显示,下面介绍两种初始化方法61利用内部复位电路进行初始化下面指令是在初始化过程中执行的。1清屏DISPLAYCLEAR2功能设置FUNCTIONSETDL18BIT接口数据N01行显示F057DOT字形3显示开/关控制DISPLAYON/OFFCONTROLD0显示关C0光标关B0消隐关4输入方式设置ENTRYMODESETI/D1增量S0无移位62）软件复位如果电路电源不能满足复位电路的要求的话,那么初始化就要用软件来实现,过程如下八位接口初始化流程图等待41MS等待100US检查忙标志或延时40US电源开VDD上升到45V后等待15RSR/WDB7DB6DB5DB4DB3DB2DB1DB0000011RSR/WDB7DB6DB5DB4DB3DB2DB1DB0000011RSR/WDB7DB6DB5DB4DB3DB2DB1DB0000011RSR/WDB7DB6DB5DB4DB3DB2DB1DB0000011NF18检查忙标志或延时40US检查忙标志或延时40US检查忙标志或延时164检查忙标志或延时40第3节软件设计主要能过编写软件来控制硬件完成以下各模块的功能31定时读数32量程转换33BCD转换34LCD显示的功能单片机当C/T1时为计数方式，多路开关与定时器的外部引脚连通，外部计数脉冲由引脚输入。当外部信号由1至0跳变时，计数器加1，此时T0成为外部事件的计数器。由于确认一次由1至0的跳变要用24个振荡器周期，所以计数器的计数频率为单片机内部计数器频率的1/24。当CT0时为定时方式，对单片机内部计数器进行M2分频后，计数器的实际计数频率为单片机内部频率凡的1/M2，当GATE0时，反相器输出为1，或门输出为1，打开与门，使定时器的启动仅受TRO端信号电平的控制。在此种情况下，INT0引脚的电平变化对或门不起作用。TRO1时接通控制开RSR/WDB7DB6DB5DB4DB3DB2DB1DB000000010RSR/WDB7DB6DB5DB4DB3DB2DB1DB00000000001RSR/WDB7DB6DB5DB4DB3DB2DB1DB000000001I/DS初始化结束19关，计数脉冲加到计数器上，每来一个计数脉冲，计数器加1，只有当TRO0时，控制开关断开，计数器停止计数。当GATA0时，若TRO1，或门、与门全部打开，外部信号电平通过INTO引脚直接控制定时器的启动和关闭。输人高电平时允许计数，否则停止计数。根据定时器的结构原理，若我们将GATE位、TR0均设为1，INT0端输人被测频率信号，当被测信号的高电平到来时，开始计数；当被测信号的低电平到来时，计数器停止计数，此时TL0、TH0的数据就是相应的N值。20结束语数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，会被经常使用到。通过本次课程的设计，不但加深我对在课程上所学到的单片机理论知识的认识和理解，重新让自己认识到了这门学科的在应用方面的广阔前景，并且通过知识与应用于实践的结合更加丰富了自己的知识。扩展了知识面，不但掌握了本专业的相关知识，而且对其他专业的知识也有所了解，而且较系统的掌握单片机应用系统的开发过程，因而自身的综合素质有了全面的提高。经过这次一个较完整的产品设计和制作过程，对于认识到自己在知识方面存在的不足，明确今后的学习方向是非常有益的，为将来的的就业提前打了下坚实的基础。在设计过程中，得到了我的指导老师的悉心指导与帮助，还有其他老师和同学的大力支持和协助，在此一并表示衷心的感谢。21参考文献1李光飞，楼苗然主编51系列单片机北京北京航空航天大学出版社，20032黄正瑾编著CPLD系统设计技术入门与应用北京电子工业出版社,20023谢自美编著电子线路设计实验测试华中理工大学出版社,20024陈永甫编著电子电路智能化设计实例与应用北京电子工业出版,200285康华光主编电子技术基础第四版北京高等教育出版社，199922附录汇编源程序代码RSBITP20P34脚接RS端RWBITP21P35脚接R_W端EBITP22P33脚接E端ORG0000HLJMPMAINORG002BHLJMPIT1MAINMOVP0,01H清除屏幕ACALLENABLEMOVP0,01H清除屏幕ACALLENABLEMOVP0,01H清除屏幕ACALLENABLEMOVP0,38H8位点阵方式ACALLENABLEMOVP0,0CH开显示ACALLENABLEMOVP0,06H移动光标ACALLENABLEMOVP0,80H显示位置ACALLENABLEMOVP0,80H第一行的位置CALLENABLEMOVDPTR,DATECALLWRITE3MOVP0,0C0H第二行的位置CALLENABLEMOVSP,7FHCLRCYMOVR6,00MOVR2,00MOVR3,00MOVTMOD,15HMOVTL0,00HMOVTH0,00HMOVTH1,HIGH6553650000MOVTL1,LOW6553650000SETBET1CHA1SETBTR1LCALL23XIANSHISETBTR0MOV27H,00HCLRCMOVC,P16MOV27H0,CCLRCMOVC,P17MOV27H1,CMOVA,27HANLA,03HMOV17H,ACHAJBCTF1,JINWEI益处进位JMPCHAJINWEICLRTR1MOVTH1,HIGH6553650000MOVTL1,LOW6553650000SETBTR1INCR3MOVA,R3JNBP32,CJNEA,20,CHACLRTR0CLRTR1MOVR3,00MOVR2,TH0MOVR6,TL0LCALLZHUANLCALLWRITE1MOVTL0,00HMOVTH0,00HJMPCHA1ZHUANMOVA,R2CLRCMOV20H,00HMOV21H,00HMOV22H,00HMOV24H,00HMOV25H,00HMOVR3,10HNEXTRLCAMOVR2,AMOVA,20HADDCA,20H24DAAMOV20H,AMOVA,21HADDCA,21HDAAMOV21H,AMOVA,22HADDCA,22HDAAMOV22H,AMOVA,R2DJNZR3,NEXTMOVA,R6CLRCMOVR3,08HNEXT1RLCAMOVR6,AMOVA,24HADDCA,24HDAAMOV24H,AMOVA,25HADDCA,25HDAAMOV25H,AMOVA,R6DJNZR3,NEXT1CLRCMOVA,24HADDCA,20HDAAMOV20H,AMOVA,25HADDCA,21HDAAMOV21H,AMOVA,22HADDCA,00HDAAMOV22H,AMOVA,22HANLA,0FHMOV31H,AMOVA,22H25ANLA,0F0HSWAPAMOV30H,AMOVA,21HANLA,0F0HSWAPAMOV32H,AMOVA,21HANLA,0FHMOV33H,AMOVA,20HANLA,0F0HSWAPAMOV34H,AMOVA,20HANLA,0FHMOV35H,ARETLCD显示ENABLECLRRSCLRRWCLREACALLDELAYSETBERETWRITE1写数据MOV10H,00HMOV11H,00HMOV12H,00HMOV13H,00HMOV14H,00HMOV15H,00HMOV16H,00HMOVP0,0CHCALLENABLEMOVP0,0C0H第二行的位置CALLENABLEMOVA,17HXRLA,02H26JNZXIAN1MOV40H,00HMOV41H,00HMOV42H,00HMOV43H,30HMOV44H,31HMOV45H,32HJMPXIANXIAN1MOVA,17HXRLA,01HJNZXIAN2MOV40H,00HMOV41H,00HMOV42H,30HMOV43H,31HMOV44H,32HMOV45H,33HJMPXIANXIAN2MOVA,17HXRLA,00HJNZXIAN3MOV40H,00HMOV41H,30HMOV42H,31HMOV43H,32HMOV44H,33HMOV45H,34HJMPXIANXIAN3MOVA,17HXRLA,03HJNZXIANMOV40H,30HMOV41H,31HMOV42H,32HMOV43H,33HMOV44H,34HMOV45H,35HXIANMOVR0,40HMOVA,R0JZL20MOV10H,0FFH27MOV15H,0FFHMOVDPTR,DATE1MOVCA,ADPTRCALLWRITE2L20INCR0MOVA,10HCJNEA,00H,PPMOVA,R0JZL21PPMOV11H,0FFHMOV15H,0FFHMOVA,R0MOVDPTR,DATE1MOVCA,ADPTRCALLWRITE2L21INCR0MOVA,11HCJNEA,00H,PP2MOVA,R0JZL22PP2MOV12H,0FFHMOV15H,0FFHMOVA,R0MOVDPTR,DATE1MOVCA,ADPTRCALLWRITE2MOVA,15HCJNEA,0FFH,L22MOVA,00HMOVDPTR,XIAOSHUDIANMOVCA,ADPTRCALLWRITE2L22INCR0MOVA,12HCJNEA,00H,PP3MOVA,R0JZL23PP3MOV13H,0FFHMOVA,R0MOVDPTR,DATE128MOVCA,ADPTRCALLWRITE2L23INCR0MOVA,13HCJNEA,00H,PP4MOVA,R0JZL24PP4MOV14H,0FFHMOVA,R0MOVDPTR,DATE1MOVCA,ADPTRCALLWRITE2L24INCR0MOVA,R0MOVDPTR,DATE1MOVCA,ADPTRCALLWRITE2MOVA,15HCJNEA,00H,KHZMOVA,00HMOVDPTR,DANWEI1JMPQUSHUKHZMOVDPTR,DANWEI2QUSHUMOVCA,ADPTRCALLWRITE3MOVR5,4L3MOVA,20HCALLWRITE2DJNZR5,L3RETWRITE2MOVP0,ASETBRSCLRRWCLRECALLDELAYSETBERETWRITE3MOVR1,00H写数据A2MOVA,R129MOVCA,ADPTRCALLWRITE2INCR1CJNEA,00H,A2RETDELAYMOVR7,255D1MOVR6,255D2DJNZR6,D2DJNZR7,D1RETDATEDB“THEFREQUENCYIS“,00HDATE1DB30H,31H,32H,33H,34H,35H,36H,37H,38H,39HDANWEI1DB“HZ“,00HDANWEI2DB“KHZ“,00HXIAOSHUDIANDB“,00H30附件1大学本科毕业论文（设计）工作程序工作程序及要求完成时间（一）确定题目和指导教师1学院（系）成立毕业论文（设计）领导小组；2学院（系）向教师（具有讲师以上职称或具有研究生学历的助教）分派指导论文（设计）任务，院（系）公布备选题目一览表；3学院（系）召开指导教师和学生参加的毕业论文（设计）布置大会；4学生根据自己的专业兴趣、学术特长选定论文题目，确定指导教师，也可与指导教师协商后确定论文题目；5学院（系）将选题结果汇总成表，报教务处实践教学科备案。每学年第一学期第8周前第一阶段（准备阶段）（二）做好论文开题、写作的准备工作1指导教师向学生传达毕业论文（设计）要求及有关管理规定，师生沟通交流课题任务，使学生正确理解课题，为开题做准备；2学生确定论文题目后，应在指导教师的指导下进行文献检索、实习调研以及实验等论文前期准备工作。每学年第一学期第8周以后（三）做好开题报告教研室组织教师指导学生做好开题报告，院（系）检查开题情况，教务处抽查。每学年第二学期第2周前（四）认真进行毕业论文（设计）指导、检查工作。1指导教师做好指导工作，定期检查学生的工作进度和质量，及时解答和处理学生提出的有关问题；2学院（系）要随时了解、检查论文写作进展情况，及时研究协调处理毕业论文写作过程中的有关问题。每学年第二学期第二阶段（开题及写作阶段）（五）毕业论文中期检查教研室组织中期毕业论文检查工作，做好记录，学生须向指导教师汇报工作进度和工作质量，并填写中期检查表。每学年第二学期第8周（六）指导教师评定毕业论文答辩前一周，学生将毕业论文交指导教师，指导教师需认真审阅，写出评语和评分。（七）评阅老师评阅毕业论文学院（系）或教研室安排有关教师，详细评阅每个学生的毕业论文，给出评分。每学年第二学期第1314周（八）组织答辩学院（系）成立答辩委员会，组织答辩小组对学生进行论文答辩，答辩日程安排通知教务处，并做好答辩记录，给出答辩成绩。每学年第二学期第15周前第三阶段（评审答辩阶段）（九）综合评定成绩学院（系）组织专门人员检查评分标准执行情况，进行成绩汇总和统计；毕业论文成绩及时报送教务处。每学年第二学期第15周前要求阶段31（十）毕业论文归档管理学院（系）收集并整理归档毕业论文有关材料，包括鉴定表（2份）、开题报告（1份）、中期检查表（1份）、评分表（1份）、论文（设计）（1份）及相应电子文档，填写本科生毕业论文（设计）工作总结表，一份交教务处实践教学科。每学年第二学期第16周前（十一）校级优秀毕业论文评选每学年第二学期第17周前注1提前或推延进行毕业论文（设计）的，各阶段要求相同，日程自定；2毕业论文（设计）工作三个阶段时间安排，可根据各专业特点适当调整。附件2大学本科毕业论文（设计）撰写规范一、毕业论文（设计）文本结构毕业论文（设计）主要由8个部分组成封面；目录；题目；中外文摘要；正文；参考文献；谢辞；附录。二、毕业论文（设计）各部分规范1封面封面按学校规定的格式填写，包括论文（设计）题目、作者姓名、指导教师姓名、学科专业等内容。2目录目录由毕业论文（设计）各部分内容的顺序号、名称和页码组成，目次中的内容一般列出二级标题即可。目录应该用“”连接名称与页码。3题目论文（设计）题目要恰当、简明、凝练，能够反映论文的主题及其内容，做到文、题贴切。题目中不使用非规范的缩略词、符号、代号和公式，通常不采用问话的方式。题目所使用的词语应当考虑到有助于选择关键词和编制题录、索引等。题目的中文字数一般不超过20个字，外文题目不超过10个实词，中外文标题应一致，居中编排格式。4中外文摘要及关键词摘要是对毕业论文（设计）内容不加注释和评论的简短陈述。摘要主要是说明研究工作的目的、方法、结果和结论。摘要应具有独立性和自含性，即不阅读全文，就能获得毕业论文（设计）必要的信息，使读者确定有无必要阅读全文。摘要中应用第三人称的方法记述论文的性质和主题，不使用“本文”、32“作者”等作为主语，应采用“对进行了研究”、“报告了现状”、“进行了调查”等表达方式。排除在本学科领域已成为常识的内容，不得重复题目中已有的信息。语句要合乎逻辑关系，尽量同正文的文体保持一致。结构要严谨，表达要简明，语义要确切，一般不再分段落。对某些缩略语、简称、代号等，除了相邻专业的读者也能清楚理解的以外，在首次出现处必须加以说明。摘要中通常不用图表、化学结构式以及非公知公用的符号和术语。毕业论文（设计）的摘要包含中文摘要和外文摘要。中文摘要字数约为200300字，外文摘要约为200300个实词。关键词（KEYWORDS）是为了文献标引，从汉语主题词表或论文中选取出来，用以表示全文主题内容信息的词语或术语。关键词不宜用非通用的代号和分子式。关键词一般为36个。关键词的排序，通常应按研究的对象、性质（问题）和采取的手段排序。中文关键词两词之间应留出一个汉字的空间，不加任何标点符号；外文关键词之间用分号隔开。5正文毕业论文（设计）的正文包括前言（引言）、正文、结论三个部分。外语类专业毕业生必须用所学专业外语撰写。毕业论文（设计）的篇幅一般6000字左右。1前言（引言）前言（引言）主要说明研究工作的目的、范围，对前人的研究状况进行评述分析，阐明研究设想、研究方法、实验设计、预期结果、成果的意义等。2正文正文是对研究工作与研究内容的详细表述，一般由标题、文字、表格或公式等部分组成。该部分要运用选定的研究方法分析问题、论证观点，尽量反映出研究能力和学术水平。正文是毕业论文（设计）的核心部分，占据主要篇幅。正文是论文的主体，要求观点清晰、论点正确、论据可靠、论证严密、层次清楚。正文中的图表和计量单位要规范。图须有序号、图题、图例、量和单位，33图序号须用阿拉伯数字，与图题空1格，写在图下方；表格采用3线表，表头线和表尾线为粗黑线，表两边不要串写文字，表序号须用阿拉伯数字，与标题空1格，写在表上方；一律使用法定计量单位。3结论结论是对整个研究工作进行归纳和总结。结论应当准确、完整、明确、精练。如不可能导出应有的结论，也可以没有结论而进行必要的讨论，阐述本课题研究中存在的问题及进一步开展研究的建议。6谢辞（致谢）谢辞（致谢）是对给予各类资助、指导和协助完成科研工作，以及提供各种条件的单位和个人表示的感谢。谢辞应实事求是。7参考文献文后参考文献，是论文的重要组成部分，按顺序和规定的格式列在正文之后。所列出的文献，应当是作者亲自阅读或引用过的，出处要翔实，要进行核实查对。所引用的文献应是公开出版的刊物或著作，内部刊物一般不引用。正文中参考文献的标注方法，是在引用文字（即所引用的词组、句子、段落等）结束处的右上角标出参考文献序号。全文参考文献的序号要按照从小到大的次序排列，某一文献多次引用时，要用同一序号标出。文后参考文献的编写方式，是依正文中参考文献序号的次序排列所有的参考文献，且一个参考文献只能出现一次。8附录凡不宜收入正文中而又有价值的内容，可编入毕业论文的附录中。附录内容主要包括正文中所使用公式的推导与证明过程；使用的主要符号、单位、缩写、程序全文及其说明等；在正文中无法列出的实验数据；重复性数据图表；调查问卷等。34（顶头空2行）目录（4号黑体，居中）摘要1关键词1ABSTRACT1KEYWORDS1引言（或绪论）11材料与方法Y11材料Y12方法Y121Y122Y123Y124Y2Y21Y3Y（略）X（正文第X章）Y致谢Y参考文献Y附录A（必要时）Y附录B（必要时）Y图1（必要时）Y图2（必要时）Y表1（必要时）Y表2（必要时）Y注1目次中的内容一般列出“章”、“节”、“条”三级标题即可；附件3大学本科毕业论文（格式）格式（理科）（说明本表供理工科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方天头和左侧订口分别留边25MM，下方地脚和右侧切口应分别留边20MM，装订线5MM，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，行距为单倍行距；一级标题段前段后为05行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框）352X、Y表示具体的阿拉伯数字；36毕业论文（设计）题目（3号黑体）专业学生学生姓名指导教师指导教师姓名（小四仿宋体）摘要（200300字，五号宋体）关键词（35个，五号宋体）TITLE（3号TIMESNEWROMAR）STUDENTMAJORINGINNAMETUTORNAME（小四TIMESNEWROMAR）ABSTRACT（五号TIMESNEWROMAR，200300个实词）KEYWORDS；（35实词个，五号TIMESNEWROMAR）引言（小四宋体）。1材料与方法（仿宋体四号）11（黑体小四号）（小四宋体）。111（仿宋体小四号）（小四宋体）。112（仿宋体小四号）（小四宋体）37。12（黑体小四号）2结果与分析（仿宋体四号）21（黑体小四号）（小四宋体）。211（仿宋体小四号）（小四宋体）。212（仿宋体小四号）（小四宋体）。22（黑体小四号）3讨论（仿宋体四号）31（黑体小四号）（小四宋体）。32（黑体小四号）致谢（小四宋体）参考文献1作者姓名，作者姓名参考文献题目J期刊或杂志等名称，年份，卷期数页码2刘凡丰美国研究型大学本科教育改革透视J高等教育研究，2003，511819没有卷的就直接写2003（1）（本条为期刊杂志著录格式）3谭丙煜怎样撰写科学论文M2版沈阳辽宁人民出版社，198256（本条为中文图书著录格式）4作者姓名参考文献题目D南京南京农业大学，2002页码（本条为硕士、博士论文著录格式）5作者姓名参考文献题目N人民日报，20050612（本条为报纸著录格式）6作者姓名参考文献题目C/作者姓名论文集名称城市出版单位（社），年代页码（本条为论文集著录格式）387外国作者姓名参考文献题目M译者（名字），译城市出版单位，年代页码（本条为原著翻译中文的著录格式，多个译者可写为，等译）外文文献著录格式参照中文的五号TIMESNEWROMAR。注由于网站资料权威性不确定，且目前中国期刊网和电子图书资源很丰富，故